


МАССОВАЯ БИБЛИОТЕКА ИНЖЕНЕРА

ЭЛЕКТРОНИКА

27

В. И. Стафеев, К. Ф. Комаровских, Г. И. Фурсин

НЕЙРИСТОРНЫЕ И ДРУГИЕ  
ФУНКЦИОНАЛЬНЫЕ СХЕМЫ  
С ОБЪЕМНОЙ СВЯЗЬЮ



МАССОВАЯ БИБЛИОТЕКА ИНЖЕНЕРА

---

ЭЛЕКТРОНИКА

В. И. Стафеев, К. Ф. Комаровских, Г. И. Фурсин

НЕЙРИСТОРНЫЕ И ДРУГИЕ  
ФУНКЦИОНАЛЬНЫЕ СХЕМЫ  
С ОБЪЕМНОЙ СВЯЗЬЮ

МОСКВА «РАДИО И СВЯЗЬ» 1981



Scan AAW

ББК 32.852  
С76  
УДК 621.382

**Стафеев В. И.** и др.

С76 Нейристорные и другие функциональные схемы с объемной связью / В. И. Стафеев, К. Ф. Комаровских, Г. И. Фурсин. — М.: Радио и связь, 1981. — 112 с., ил. (Массовая б-ка инженера «Электроника»).

35 к.

Рассмотрен принцип действия нейристора — многофункционального элемента, выполняющего различные логические операции и хранение информации. Описаны различные конструкции нейристорных и других функциональных схем: на основе полупроводниковых приборов с отрицательным сопротивлением; на основе полупроводниковых приборов с отрицательным сопротивлением, лазерно-активных сред, сверхпроводниковых приборов и туннельных диодов, интегральных схем с инжекционным питанием. Изложены особенности технологии, схемотехники и применения рассматриваемых функциональных схем.

Рассчитана на широкий круг инженеров, работающих в области микроэлектроники и электронной техники.

С  $\frac{30407-129}{046(01)-81}$  44-81 2403000000

ББК 32.852  
6Ф0.3

РЕДАКЦИОННАЯ КОЛЛЕГИЯ:

*В. М. Пролейко* (отв. редактор), *В. М. Вальков*, *Б. Ф. Высоцкий*,  
*В. И. Иванов*, *В. И. Котиков*, *И. В. Лебедев*, *Э. А. Лукин*,  
*Ю. Р. Носов*, *В. И. Стафеев*, *В. Н. Сретенский* (зам. отв. редактора), *Ю. Б. Степанов*, *Г. Г. Горбунова*, *В. А. Шахнов*

Рецензенты: д-р техн. наук *Д. И. Юдицкий* и канд. техн. наук  
*Б. А. Калабеков*

**Редакция литературы по электронной технике**

## Введение

Широкое внедрение вычислительной техники во все отрасли народного хозяйства и быстрое развитие комплексной автоматизации производственных процессов требуют создания дешевых и экономичных вычислительных устройств. Поиск новых путей создания таких микроэлектронных устройств с целью расширения их функциональных возможностей и резкого повышения надежности является весьма актуальным.

Основные трудности современной микроэлектроники связаны с проблемой «тирании количеств» компонентов интегральных схем, приводящей к уменьшению их надежности и к снижению выхода годных схем. Появление этой проблемы вызвано, с одной стороны, резким усложнением функций, выполняемых электронной аппаратурой, а с другой — традиционным схемотехническим подходом к ее проектированию, когда расширение функциональных возможностей аппаратуры обеспечивается не за счет более полного использования физических явлений в твердом теле, а лишь за счет увеличения числа компонентов, и в первую очередь транзисторов.

Один из способов преодоления «тирании количеств» заключается в использовании в качестве активных элементов приборов с отрицательным сопротивлением, которые благодаря наличию внутренней положительной обратной связи являются простейшими функциональными устройствами [1, 2, 12]. Известные более 20 лет [11, 17, 18, 19] S-приборы ныне находят широкое применение в самой различной аппаратуре. В частности, несколько лет назад были разработаны высокоэффективные источники света и фотоприемники на основе S-диодов, быстродействующие ячейки памяти для БИС запоминающих устройств статического и динамического типа, сдвиговые регистры и логические схемы на основе S-приборов с плазменной связью [2, 11, 12]. В этих устройствах плотность записи  $\approx 1000$  бит/мм<sup>2</sup>, что превышает плотность записи в бурно развивающихся И<sup>2</sup>Л-схемах на основе многослойных структур  $p-n-p-n$ -типа, работающих в инжекционном режиме, и т. п.

Особый интерес представляет создание и применение нейристоров. Являясь твердотельным аналогом нервного волокна, нейристоры обладают рядом замечательных свойств, которые делают их высоконадежными многофункциональными элементами, выполняющими любые логические операции и осуществляющими хранение информации. Появление первых нейристоров совпало с зарождением интегральной транзисторной электроники, что задержало их широкое применение в вычислительных устройствах. Однако большие успехи в технологии и схемотехнике и переход к БИС, а также вновь проявляемый большой интерес к нейристорам со стороны разработчиков радиоэлектронной аппаратуры позволяют надеяться, что в ближайшее время на основе нейристоров будут созданы эффективные и надежные вычислительные устройства с ассоциативной и параллельной обработкой информации, в которых будут реализованы многие принципы нейронных сетей и однородных сред с адаптивной и перестраиваемой логической структурой.

Настоящая книга является обобщением результатов исследований нейристоров и некоторых других типов функциональных схем, проведенных в СССР и за рубежом за последние 15 лет. Систематизированы многочисленные сведения по различным конструкциям нейристоров, физике их работы и основным принципам схемотехники; описаны различные типы приборов с отрицательным сопротивлением, применяемые для реализации нейристоров и других схем с объемной связью. Рассмотрены особенности построения функциональных схем на S-приборах, проведено их сравнение с ИС на МДП-транзисторах, ИС-типа ТТЛ и И<sup>2</sup>Л. Значительная часть приведенного материала основана на оригинальных исследованиях авторов.

## 1. ПОЛУПРОВОДНИКОВЫЕ ПРИБОРЫ С ОТРИЦАТЕЛЬНЫМ СОПРОТИВЛЕНИЕМ

Полупроводниковые приборы с отрицательным сопротивлением (ОС) являются по существу элементарными функциональными устройствами, так как в них имеется внутренняя обратная связь и большая внутренняя реактивность [2, 11]. Создав в одной пластине полупроводника несколько приборов с ОС и осуществив между ними объемную связь, можно реализовать сложные функциональные схемы [1—17]. Поэтому использование приборов с ОС позволяет значительно упростить схемные решения. Последнее же приводит к существенному повышению надежности при одновременном уменьшении габаритов и потребляемой мощности. Наиболее полно преимущества приборов с ОС проявляются при создании больших интегральных схем (БИС).

Приборы с ОС классифицируют по форме вольт-амперных характеристик (ВАХ): характеристики N-типа, управляемые напряжением и неоднозначные по току; ха-




Рис. 1.1. Вольт-амперная характеристика N-типа (а) и S-типа (б)

рактеристики S-типа, управляемые током и неоднозначные по напряжению (рис. 1.1). Приборы первого типа будем называть N-приборами, второго типа — S-приборами.

Важным преимуществом приборов с S-образной характеристикой является то, что они обладают реактив-

ностью индуктивного характера, что упрощает создание на их основе различных типов схем. Поэтому в настоящей книге основное внимание будет уделено S-приборам и схемам на их основе.

### 1.1. Двухэлектродные структуры с отрицательным сопротивлением

Участок отрицательного сопротивления на вольт-амперной характеристике в двухэлектродной структуре может возникнуть только при наличии положительной обратной связи. Для возникновения характеристики S-типа необходима положительная обратная связь по току, а для N-типа — положительная обратная связь по напряжению [2, 11, 18, 19].

**S-диоды на полуизоляторах.** Под термином полуизолятор будем понимать высокоомный полупроводник с удельным сопротивлением  $10^3$ — $10^{10}$  Ом·см. При включении инжектирующего  $p$ — $n$ -перехода или гетероперехода в прямом направлении сопротивление полуизолятора будет уменьшаться с ростом тока из-за инжекции неравновесных носителей. Если проводимость полуизолирующей базовой области в таком диоде возрастает с ростом инжекционного тока по сверхлинейному закону, то в ВАХ появляется участок ОС S-типа. Движение носителей в базовой области S-диода происходит как под действием градиента концентрации инжектированных носителей, так и под действием электрического поля. Расстояние, на котором концентрация неравновесных носителей убывает в  $e$  раз, называется диффузионной, если движение определяется градиентом концентрации, или дрейфовой длиной смещения, если движение носителей определяется полем. Поскольку именно эти величины определяют модуляцию проводимости базовой области, то при их независимости от тока проводимость базы меняется линейно с током и область ОС не возникает.

Если же диффузионная или дрейфовая длина возрастает с ростом тока, то появляется положительная обратная связь по току и в ВАХ возникает участок отрицательного сопротивления S-типа. Он связан с увеличением глубины проникновения инжектированных носителей. При увеличении протекающего тока возрастает либо время жизни, либо подвижность, либо амбиполярная подвижность носителей заряда.

*τ-механизм.* Рекомбинация носителей происходит, как правило, через глубокие уровни примесей. Заполнение рекомбинационных уровней зависит от концентраций электронов и дырок, которые изменяются при инжекции. Поэтому с ростом тока изменяется заполнение рекомбинационных уровней и соответственно время жизни. Если время жизни с ростом тока возрастает, то в прямой ветви ВАХ диода на полуизоляторе должен появиться участок отрицательного сопротивления S-типа. Толщина базовой области  $d$  должна в несколько раз превышать длину диффузионного смещения  $L$  при низких уровнях инжекции. Поэтому такие диоды были названы «длинными» [18, 20, 55]. Напряжение срыва определяется отношением  $d/L$  при низких уровнях инжекции и характером зависимости времени жизни от концентрации. Остаточное напряжение, т. е. падение напряжения на диоде после участка ОС, определяется значением отношения  $d/L$  при высоких уровнях инжекции. Если оно меньше единицы, то остаточное напряжение примерно равно величине контактной разности потенциалов.

Постоянная времени при таком механизме ОС определяется временем жизни носителей. При комнатных температурах она не может быть сделана меньше  $10^{-7}$  с в кремнии и  $10^{-8}$  с в арсениде галлия.

*μ-механизм.* При достаточно высокой концентрации ионизированных примесей подвижность носителей определяется рассеянием на ионах примесей. Обычно в полупроводниках подвижные носители в значительной степени экранируют рассеивающие центры и ослабляют их действие. Однако в компенсированных полупроводниках и полуизоляторах из-за малой концентрации свободных носителей экранировка практически полностью отсутствует. Поэтому в полуизоляторе подвижность носителей обычно меньше, чем при той же концентрации примесей в хорошо проводящем полупроводнике. При инжекции неравновесных носителей в полуизолятор экранировка рассеивающих центров возрастает, что приводит к увеличению подвижности. Поэтому в диодах на полуизоляторах возможно появление участка ОС и при неизменном времени жизни носителей вследствие возрастания их подвижности. Этот механизм ОС может быть реализован в любом полуизоляторе, в том числе и аморфном, в который возможна инжекция неравновесных носителей. Постоянная времени будет определяться



временем диэлектрической релаксации и может быть сделана порядка  $10^{-8}$ — $10^{-9}$  с.

*Возрастание амбиполярной подвижности.* В длинных диодах на относительно больших расстояниях от  $p$ — $n$ -перехода (больше нескольких длин диффузионного смещения) распределение инжектированных носителей полностью определяется напряженностью электрического поля. В дрейфовом приближении распределение носителей определяется величиной амбиполярной подвижности  $\mu_a$ . Для дырок в  $n$ -полупроводнике амбиполярную подвижность можно записать в виде

$$\mu_a = \mu_p \frac{n - p (\partial n / \partial p)}{bn + p}, \quad b = \mu_n / \mu_p,$$

где  $n$ ,  $p$ ,  $\mu_n$ ,  $\mu_p$  — концентрации и подвижности электронов и дырок соответственно. Амбиполярная подвижность равна нулю при равных концентрациях электронов и дырок, т. е. в полупроводнике с собственной проводимостью. При инжекции носителей в примесный полупроводник она также становится равной нулю при достаточно высоких уровнях инжекции. В этих условиях электрическое поле не влияет на распределение неравновесных носителей. В переходной области концентраций амбиполярная подвижность с ростом концентрации носителей, как правило, убывает. Однако при наличии захвата носителей на локальные уровни эта зависимость может быть и не монотонной.

Немонотонность изменения  $\mu_a$  связана с неравенством отношения  $\partial n / \partial p$  единице. В этом случае при высоких уровнях инжекции распределение носителей зависит от электрического поля, так как концентрации электронов и дырок не равны. Если прирост концентрации неравновесных основных носителей меньше прироста концентрации неосновных, то электрическое поле увеличивает глубину проникновения неосновных носителей, т. е. увеличивает модуляцию проводимости базовой области. Если же меньше прирост концентрации неосновных носителей, то электрическое поле уменьшает модуляцию базы.

В некоторой области концентраций электронов и дырок при определенном соотношении сечений захвата амбиполярная подвижность может возрастать с ростом концентрации. Это и приводит к появлению области ОС в вольт-амперной характеристике [20]. Постоянная вре-

мени определяется временами захвата электронов и дырок на примесные уровни и может быть того же порядка, что и при  $\tau$ -механизме.

**«Утечка» инжектирующего контакта.** Наличие неинжекционной составляющей тока  $p-n$ -перехода, т. е. отличие коэффициента инжекции от единицы, приводит к меньшей концентрации неравновесных носителей в базовой области, т. е. к большему ее сопротивлению и, следовательно, к появлению в ней дополнительного падения напряжения по сравнению с такой же структурой, но с коэффициентом инжекции, равным единице. С увеличением напряжения смещения инжекционный ток растет по более быстрому закону, чем ток утечки, поэтому проводимость толщи полупроводника увеличивается с ростом полного тока быстрее, чем по линейному закону, так как падает доля неинжекционного тока. Это и приводит к появлению ОС в вольт-амперной характеристике [19, 21, 26].

Механизмы утечки могут быть различными: избыточная рекомбинация в слое объемного заряда [21], искусственно сделанная утечка [22—24], контакты сильнолегированных участков с туннельным прохождением тока [25] и др. Создание контролируемой утечки в переходе упростилось с использованием диодов со структурой  $n-p-i$ -типа (двухэлектродных модуляционных транзисторов с «оборванной» базой) [15, 22—24].

**Многослойные структуры.** В настоящее время наиболее широкое применение из приборов с отрицательным сопротивлением  $S$ -типа нашли четырех- и пятислойные диоды  $p-n-p-n$ - и  $p-n-p-n-p$ -типа [27], выпускаемые серийно. Г-сложительная обратная связь по току в них реализуется через коэффициент передачи  $\alpha = \alpha_p + \alpha_n$ , который возрастает с ростом тока от  $\alpha < 1$  до  $\alpha > 1$ . В точке  $\alpha \approx 1$  начинается участок ОС. В  $p-n-p-n$ -структуре центральный  $p-n$ -переход при одной полярности включен в обратном направлении, а два других в прямом и инжектируют при этом неравновесные носители. При малых токах из-за утечек инжектирующих переходов коэффициенты инжекции малы и суммарный коэффициент передачи значительно меньше единицы. С ростом тока влияние утечек уменьшается и коэффициент передачи возрастает до значений порядка двух. В обратном направлении инжектирует только один контакт, поэтому  $\alpha$  не может стать больше единицы и ОС при этой полярности отсутствует.

В пятислойной структуре при любой полярности два  $p-n$ -перехода включены в прямом направлении, поэтому у нее области ОС могут реализоваться также при обоих направлениях тока.

Постоянная времени в многослойных структурах определяется временем рассасывания носителей в базовых областях, которое обычно равно нескольким временам жизни неравновесных носителей. По этой причине время переключения меньше 0,1—1,0 мкс ре-

лизовать трудно. В настоящее время многослойные структуры созданы на германии и кремнии. О создании их на других полупроводниках имеются только предварительные сообщения.

**Тонкопленочные структуры.** Во многих тонкопленочных структурах, т. е. структурах типа металл—тонкая пленка полупроводника (изолятора)—металл, обнаружено появление на ВАХ областей отрицательного сопротивления. К настоящему времени предложено несколько моделей этого явления. К числу наиболее вероятных относятся обратимый фазовый переход под действием сильного поля и локального разогрева и чисто тепловой, связанный с резким возрастанием проводимости пленки изолятора при разогреве протекающим током.

Экспериментальные данные показывают, что процесс переключения структуры в открытое состояние происходит за времена порядка  $10^{-8}$ — $10^{-9}$  с, однако обратный переход тянется значительно дольше ( $\approx 10^{-6}$  с). Возможно создание такого типа структур и с «памятью», т. е. остающихся в проводящем или непроводящем состоянии в зависимости от последнего воздействия [28]. Такие свойства открывают новые специфические применения этих структур. Существуют и другие механизмы ОС в диодных структурах, некоторые из них описаны в обзоре [11].

## 1.2. Трехэлектродные структуры с отрицательным сопротивлением

Введение третьего электрода позволяет управлять вольт-амперной характеристикой диодной структуры и повышает функциональные возможности прибора. Практически во все диодные структуры с ОС, описанные выше, возможно введение третьего электрода. Исключение составляют только тонкопленочные диоды. Подача напряжения на третий электрод приводит в зависимости от его полярности либо к росту напряжения срыва, либо к его уменьшению.

Наиболее широкое применение имеют четырех- и пятислойные структуры с дополнительным выводом от одной из базовых областей. Среди других трехэлектродных приборов следует отметить:

**Лавинные триоды.** В лавинных триодах коэффициент передачи  $\alpha$  возрастает от обычных для транзистора значений до величин больше единицы за счет лавинного умножения тока неосновных носителей в сильном электрическом поле коллекторного  $p$ — $n$ -перехода [29]. В лавинных триодах возможно обеспечение быстродействия  $\lesssim 10^{-8}$  с. Однако работа в условиях сильного поля ограничивает их воспроизводимость и стабильность параметров во времени.

**Триоды с коллекторной «утечкой».** В этих триодах [30] в коллекторном  $p$ — $n$ -переходе имеется «утечка», т. е. через него протекает заметный ток основных носителей. Ток неосновных носителей из эмиттера, доходящий до коллектора, вызывает изменение и тока утечки, т. е. тока основных носителей. Это приводит к возрастанию коэффициента передачи до значений  $\alpha > 1$  и появлению в ВАХ области ОС. Напряжение срыва регулируется в широких пределах подачей напряжения смещения на управляющий электрод (эмиттер или базу в зависимости от схемы включения).

Быстродействие триодов с коллекторной «утечкой» может быть больше, чем быстродействие обычного транзистора, так как в нем носители через базу не диффундируют, а движутся под действием тянущего поля, создаваемого током «утечки».

**Инжекционно-полевые транзисторы.** В инжекционно-полевом транзисторе совмещены принципы действия биполярного и униполярного транзисторов [31—32]. Слой объемного заряда коллектора и при самых малых напряжениях полностью перекрывает базовую область, расположенную между базой и эмиттером, и тем самым разрывает цепь эмиттер—база. Однако смыкания объемного заряда коллектора с эмиттером и базой не происходит. Через эмиттер течет малый ток, определяемый сопротивлением «разорванной» цепи база—эмиттер. С ростом напряжения на эмиттере за счет инжекции сопротивление канала между эмиттером и базой начинает уменьшаться и при некоторой величине тока канал открывается, его сопротивление резко падает, ток в эмиттерной цепи резко возрастает при падении приложенного напряжения — на ВАХ появляется область ОС.

Достоинством инжекционно-полевого транзистора как прибора с ОС является возможность работы при малых напряжениях: напряжение включения может составлять несколько десятых вольта.

**Однопереходные транзисторы.** Однопереходные транзисторы (ОПТ) нередко называются двухбазовыми диодами, поскольку они представляют собой пластинку полупроводника, по торцам которой расположены омические контакты, а между ними один  $p-n$ -переход. ОПТ изготавливаются, как правило, на высокоомных полупроводниках, так как роль высокого сопротивления коллектора в них играет сопротивление базовой области между эмиттером и одной из баз. Инжектированные из эмиттера неосновные носители движутся в базовой области в электрическом поле, созданном напряжением смещения между базами. Поэтому коэффициент передачи тока эмиттера может стать заметно больше единицы, так как изменение тока неосновных носителей приводит к изменению поля в базе и, следовательно, к изменению тока и основных носителей. Это и обеспечивает появление в ВАХ области ОС [34].

Достоинством ОПТ как приборов с ОС является очень малый ток включения, равный обратному току  $p-n$ -перехода. Быстродействие таких приборов определяется временем жизни. Длина диффузионного смещения, как следует из принципа действия прибора, должна быть порядка расстояния между эмиттером и базой, которое определяет максимальную величину напряжения включения срыва.

**Модуляционный транзистор.** Это транзистор, в котором роль сопротивления коллектора играет сопротивление базы, выполненной из высокоомного полупроводника [15, 23, 24, 35—37]. Эмиттерный переход зашунтирован резистором, от которого имеется отдельный электрический вывод, обеспечивающий возможность независимого управления током утечки. Последнее и приводит к возможности управления ВАХ S типа. В случае уменьшающегося с ростом тока коэффициента инжекции ВАХ может быть N-типа при двухэлектродном включении модуляционного транзистора [38]. При трехэлектродном включении его коэффициент усиления в схеме с общей базой может существенно превышать единицу. Начальные токи и соответственно потребляемая в

выключенном состоянии мощность уменьшаются при эксклюзии (обеднении высокоомной базы носителями заряда).

Имеются и другие типы трехэлектродных приборов с ОС, в том числе управляемые МОП-затвором [43] и изменением ширины объемного заряда при наличии управляющего барьера Шоттки или  $p-n$ -перехода [39].

### 1.3. Управляемые S-структуры с объемной связью

Практически во всех приборах с S-образной вольт-амперной характеристикой определяющую роль играют процессы в базовой области. В большинстве случаев  $p-n$ -переход используется только как источник неравновесных носителей, которые распространяются примерно равномерно во все стороны. Сферой влияния  $p-n$ -перехода является расстояние от него до второго контакта. Если в этой сфере влияния S-элемента внешними воздействиями будем изменять концентрацию или пространственное распределение неравновесных носителей, то это существенно отразится на виде его ВАХ и величине протекающего тока. На таком принципе, в частности, основано действие инжекционных фотодиодов и магнитодиодов [17, 18, 40].

Если в сфере влияния одного S-элемента разместить инжектирующий контакт, то первым элементом можно управлять током через этот дополнительный контакт [2, 42]. Существует несколько механизмов в связи между S-элементами: шунтирующий, диффузионный, дрейфовый. В случае шунтирующего механизма дополнительный, включенный в прямом направлении  $p-n$ -переход шунтирует часть последовательного сопротивления первого диода, вследствие чего ток через него возрастает и превышает пороговое значение. После этого включается первый диод. В многослойных структурах целесообразно шунтировать центральный, смещенный в обратном направлении  $p-n$ -переход. Для S-диодов на полупроводниках шунтирование возможно, если расстояние дополнительного  $p-n$ -перехода от основного меньше, чем толщина базовой области.

При диффузионном и дрейфовом механизмах связи инжектированные из дополнительного  $p-n$ -перехода носители под действием градиента концентрации или электрического поля входят в область непосредственно под первым  $p-n$ -переходом и изменяют неравновесную проводимость, определяющую все свойства основного ди-

ода. Эти дополнительные носители приводят к заметному снижению напряжения включения (рис. 1.2).

При одном и том же токе управляющего  $p-n$ -перехода изменение ВАХ тем сильнее, чем ближе он расположен к управляемому  $p-n$ -переходу. Ток соседнего  $p-n$ -перехода влияет не только на статические характеристики, но и на динамические свойства управляемого диода. Если же они разделены расстоянием больше нескольких диффузионных (или дрейфовых) длин, то взаимодействия практически не будет и диоды оказываются независимыми.

Взаимосвязь диодных структур практически полностью определяется объемными свойствами полупроводника и топологией размещения соответствующих контактов. Каждый диод оказывает примерно одинаковое влияние на все остальные, равно удаленные от него. Степень связи резко убывает с увеличением расстояния, так как концентрация неравновесных носителей уменьшается с расстоянием по закону, близкому к экспоненциальному.

Схемотехника на двухэлектродных структурах осложнена тем, что трудно разделить входную и выходную цепи. Наличие объемной связи превращает двухэлектродный прибор в многоэлектродный, который может быть связан по объему с большим числом других элементов. Это резко повышает функциональные и схемотехнические возможности.

Связанные объемной связью структуры из  $S$ -элементов представляют собой логически полную систему элементов и позволяют создавать любые логические устройства и устройства вычислительной техники. По своим функциональным и схемотехническим свойствам они не имеют аналогов в современной радиоэлектронике и требуют самостоятельной схемотехники. Реализация максимально большого узла на одном монокристалле обеспечивает наиболее полное использование сбъемных связей между элементами.




Рис. 1.2. Семейство вольт-амперных характеристик диода при различных токах, протекающих через соседний диод  $I_2 > I_1 > I$

## 1.4. Основные свойства S-структуры с объемной связью

Связанные объемной связью S-элементы и схемы на их основе имеют ряд существенных отличий от обычных активных элементов и традиционных ИС [2, 42]:

1. S-элементы допускают два типа связей: разрешающую — по объему полупроводника и запрещающую — за счет непосредственного соединения низкоомным проводником электродов элементов. Такое соединение приводит к снятию напряжения с управляемого элемента при включении управляющего, т. е. к невозможности включения одного, если включен другой.

2. Любая цифровая схема реализуется с использованием единого универсального «кирпича», в который входит один S-элемент, нагрузочный резистор и, при необходимости, накопительный конденсатор.

3. Схемы строятся с одним выводом от элемента на поверхность, так как один электрод может быть общим, а активная связь между элементами реализуется по объему полупроводника и не перекрывается внешней разводкой.

4. На все элементы может подаваться питание одной полярности и одинаковой величины.

5. Активная область занимает практически весь рабочий объем полупроводника. Приложенное напряжение распределено в полупроводнике почти равномерно, а возникающее электрическое поле примерно на порядок ниже, чем в рабочей области обычных транзисторов.

6. Проблема изоляции отдельных частей устройства, выполненного на одной пластине полупроводника, может быть легко решена при использовании полуизолирующих кристаллов.

7. Применяемые элементы являются пороговыми, поэтому легко реализуются схемы пороговой логики.

8.  $P-n$ -переходы могут использоваться только как источники неравновесных носителей, поэтому их качество не столь существенно для функционирования элементов и схем.

9. Нагрузочная способность по выходу может быть достаточно большой, а по входу достигает 60—80.

10. Связь между элементами ненаправленная, т. е. сигнал может распространяться в любую сторону.

Пониженные требования к качеству  $p-n$ -переходов и объемный характер используемых явлений обуславливают сравнительно низкую чувствительность элемен-

тов к технологическим отклонениям и незначительную чувствительность к изменениям в процессе эксплуатации. Это позволяет рассчитывать на высокий процент выхода годных элементов и большую их временную стабильность. Все это делает S-элементы перспективной базой для создания больших функциональных узлов устройств массового применения, низкой стоимости и высокой надежности.

## 2. НЕЙРИСТОРЫ

---

### 2.1. Нейристоры — аналоги нервных волокон

В биологических системах все устройства приема, обработки и хранения информации, обладающие очень высокой надежностью при высокой сложности, строятся на основе единого универсального «кирпича» — нейрона. По этой причине создание полупроводниковых элементов — аналогов нейрона и разработка соответствующей схемотехники являются важнейшими направлениями при построении больших систем и создании искусственного интеллекта.

Нейрон обладает следующими основными свойствами:

1. Работает по принципу «все или ничего», т. е. это пороговый элемент, практически не реагирующий на сигналы меньше пороговых. Если же сигналы больше пороговых, то он отдает всю запасенную энергию в виде импульса.

2. Может находиться в трех состояниях: «нормальное» с малыми токами и большой запасенной энергией; передача запасенной энергии во внешнюю цепь — генерация импульса; восстановление запасенной энергии (период рефрактерности), когда нейрон практически нечувствителен к внешним воздействиям. Период рефрактерности делится на период полной рефрактерности, когда нейрон вообще не реагирует на внешние воздействия, и период частичной рефрактерности, когда генерируется импульс меньшей амплитуды.

3. По нейрону может распространяться импульс со строго определенной скоростью в пределах от 10 до 100 м/с, после которого с той же скоростью распространяется зона рефрактерности, обеспечивающая невозможность появления отраженных сигналов.



4. Формирует сигнал строго определенной формы, независимо от формы и амплитуды пришедшего сигнала.

5. Суммирует приходящие сигналы, причем с учетом места, времени их прихода и знака: запрещающий сигнал или разрешающий.

6. Допускает разветвление сигналов практически без затухания в большое число каналов.

7. Между нейронами возможны такие контакты, при которых сигнал в одном нейроне приводит к запрещению прохождения сигнала в другом.

8. Контакты между нейронами таковы, что сигналы могут распространяться только в одном направлении. Этим решается проблема однонаправленности.

Имеется, естественно, еще целый ряд важных свойств нейрона, однако уже перечисленные обеспечивают логическую полноту, и создание элемента, обладающего этим набором свойств, было бы крупным достижением.

Одним из первых аналогов нейрона, вернее нервного волокна — аксона, был нейристор [45]. Как показали исследования, нейристоры обладают основными свойствами нейрона, за исключением однонаправленности распространения сигналов.

В настоящее время предложено уже большое число различных вариантов нейристоров: механических, магнитоэлектрических, термоэлектрических, квантовых (на лазерно-активных средах), на основе сверхпроводящих материалов, на транзисторных схемах, на туннельных диодах, на полупроводниковых приборах с S-образной характеристикой и т. д.

В принципе любой нейристор состоит из источника энергии, накопителя энергии и управляемого разрядного устройства.

За единственный элемент в нейристорных схемах можно принять участок нейристорной линии, на котором помещается импульс возбуждения и рефрактерная зона. Если принять зону рефрактерности равной 200 мкм, то на пластинке в 1 см<sup>2</sup> можно разместить свыше 10<sup>3</sup> нейристорных элементов, т. е. достаточно большой функциональный узел, особенно если учесть существенно большие функциональные возможности нейристоров по сравнению с используемыми активными элементами.

Нейристоры могут быть полностью распределенными, т. е. в каждой точке нейристорной линии имеются свой источник питания, свой накопитель энергии и свое разрядное устройство. Такие распределенные нейристоры

ры моделируют простейшие нервные волокна. В более сложных нервных волокнах такая полная распределенность нарушена перехватами Ранвье, которые повышают скорость распространения импульсов возбуждения и ускоряют передачу информации.

По нашему мнению, в настоящее время наиболее перспективным вариантом является полураспределенный нейристор, представляющий собой реализованные в единой полупроводниковой пластине, связанные между собой объемной связью полупроводниковые элементы с ОС. Один из контактов у них общий, а второй разделен на элементы малой площади, к которым подводится питание и подсоединяются накопительный конденсатор и нагрузочный резистор.

## 2.2. Нейристоры на основе многослойных структур

Практически первым типом нейристоров на полупроводниковых приборах с S-образной характеристикой был нейристор на многослойных структурах [46—48]. На рис. 2.1, 2.2 представлены два варианта реализации полураспределенного нейристора на тиристорах с параллельным и последовательным конденсаторами.




Рис. 2.1. Нейристор на основе  $p-n-p-n$ -структуры с двумя общими базами и параллельным включением конденсатора

Для определенности рассмотрим один из вариантов, изображенный на рис. 2.1. После подачи отрицательного напряжения на верхние электроды происходит зарядка накопительного конденсатора  $C$ . Напряжение на многослойной структуре повышается вплоть до некоторого стационарного значения, величина которого меньше напряжения включения. В базовой области неравновесных носителей нет. В этих условиях включение дополнительным импульсом крайнего элемента приводит к инжекции им носителей, которые распространяются не только к нижнему электроду, но и к соседним элементам и снижают их напряжение включения до значений ниже исходной величины. В результате соседние элементы также включаются

и начинают инжектировать носители, которые распространяются к последующим элементам, и т. д. Таким образом, вдоль цепочки элементов начинает распространяться волна включения, сопровождающаяся резким снижением напряжения на элементах и протеканием через них заметного тока. Ток через элемент будет протекать до тех пор, пока накопительный конденсатор не разрядится до напряжения меньше остаточного. При этом условии элемент переходит снова в закрытое состояние: ток практически прекращается, а напряжение начинает возрастать. На этом заканчивается нейристорный




Рис. 2.2. Нейристор на основе  $p-n-p-n$ -структуры с одной общей базой и последовательным включением конденсатора (а) и осциллограммы импульсов тока (б):  
1 — запускающий; 2 — запускаемый каскады

импульс. Его длительность определяется соотношением величин накопительного конденсатора  $C$ , нагрузочного резистора  $R_n$ , напряжением включения и остаточным напряжением элемента. Период рефрактерности продолжается до тех пор, пока конденсатор вновь не зарядится до предельного напряжения, и элемент возвращается в исходное состояние. В нейристорах на многослойных структурах, как уже отмечалось выше, может действовать несколько механизмов связи между элементами.

**Диффузионная связь.** Включение одного из элементов ведет к повышению концентрации носителей в базовой области. Вследствие возникшего градиента концентрации неравновесные носители от первого элемента диффундируют к соседним и увеличивают обратный ток коллекторных переходов. Это приводит к увеличению тока инжекции в соседних элементах, что вызывает снижение напряжения включения аналогично току утечки центрального  $p-n$ -перехода.

При диффузионном механизме связи расстояние между соседними элементами должно быть порядка длины диффузионного смещения неосновных носителей в базовой области, и при этом требуется секционировать центральный, обратный смещенный  $p-n$ -переход. Один из эмиттерных переходов может быть общим.

**Связь по току базы.** В случае общего эмиттерного  $p-n$ -перехода вдоль примыкающей к нему базовой области возникает электрическое поле, так как потенциал базы вблизи включенного элемента существенно отличается от потенциала базы невключенного. Поэтому возникает продольный ток, эквивалентный управляющему току базы тиристора, который изменяет напряжение включения. Этот механизм связи действует тем эффективнее, чем выше коэффициент усиления соответствующего транзистора многослойной структуры.

**Шунтирующий механизм.** Если элементы расположены достаточно близко, то включение одного элемента равносильно включению резистора с низким сопротивлением, т. е. сильному шунтированию коллекторного перехода и, следовательно, значительному снижению напряжения включения [49]. Все указанные выше механизмы могут действовать не только на соседние элементы, но и на последующие, если расстояние между элементами и их поперечный размер достаточно малы. Это обеспечивает надежное резервирование.

Поскольку в тиристоре имеется три  $p-n$ -перехода, то возможна реализация полураспределенного нейристора в двух модификациях: с одной общей базой и с двумя. Нейристоры с двумя общими базами характеризуются относительно большими размерами активных элементов и большой длиной зоны рефрактерности. По данным работ [46—48] она получается порядка нескольких сантиметров. Емкость накопительного конденсатора была порядка  $5C-60$  пФ, поэтому такой нейристор представляется малоперспективным.

Более перспективны нейристоры с одной общей базой [50, 51]. В экспериментальных образцах активные элементы изготавливались на кремниевой пластине планарно-эпитаксиальной технологией с шагом 0,7 и 0,1 мм. Нейристоры этого типа могли работать без дополнительных накопительных конденсаторов (достаточно собственной емкости  $p-n$ -перехода). Длина рефрактерной зоны не превышала 1—2 элементов. Длительность импульса была в пределах 40—100 нс (рис. 2.2, б). В достаточно широком диапазоне напряжений смещения скорость распространения импульса изменяется слабо (рис. 2.3).




Рис. 2.3. Зависимость  $\tau_z$  от  $U_{см}$  нейристора на основе  $p-n-p-n$ -структуры с одной общей базой для различных запускаемых каскадов при  $r_n = 1,8$  МОм,  $C = 100$  пФ

Интегральные нейристоры [52, 53] на основе  $p-n-p-n$ -структур состоят из 10 каскадов, занимают площадь  $1,8 \times 2,3$  мм<sup>2</sup> и имеют следующие параметры: скорость распространения импульса 480 м/с, его амплитуда 3 В, рефрактерный период 16 мкс, длительность импульса 0,2 мкс, рефрактерная длина 0,77 мм. Стабильность наиболее важного параметра — скорости распространения импульса в линии при колебаниях температуры окружающей среды в пределах 40°C составляет 13%, а в диапазоне температур 0—50°C примерно 35%.

### 2.3. Нейристоры на основе S-диодов на компенсированных полупроводниках

S-диод на компенсированных полупроводниках состоит из  $p$ — $n$ -перехода в полупроводнике, содержащем глубокие примесные уровни и расположенного на расстоянии нескольких диффузионных длин второго контакта, омического или антизапорного.

Возможно два варианта построения нейристоров на S-диодах: с секционированным  $p$ — $n$ -переходом и общим вторым контактом — прямой нейристор; с общим  $p$ — $n$ -переходом и секционированным вторым контактом — перевернутый нейристор.

Схема включения активных элементов в нейристор и из S-диодов такая же, как из многослойных элементов. При подаче запускающего импульса достаточной амплитуды и длительности включается первый элемент. Инжектированная электронно-дырочная плазма движется под действием градиента концентрации и электрического поля, возникающего между включенным и невключенным элементами. В прямом нейристоре электрическое поле препятствует диффузионному потоку, ослабляя и замедляя связь между элементами. В перевернутом, наоборот, электрическое поле способствует ускорению диффузионного потока и усиливает объемную связь. Поэтому вариант с общим  $p$ — $n$ -переходом является более предпочтительным. В этом случае обеспечивается более сильная связь между элементами при меньшем времени жизни носителей и уменьшается время задержки включения. Большее быстроедействие такого типа нейристоров определяется именно временем задержки, т. е. временем распространения носителей от одного элемента к другому.

Максимальное значение тока в нейристорном импульсе пропорционально величине накопительного конденсатора и напряжению смещения. Проведенный теоретический анализ показывает, что в перевернутом нейристоре при диффузионно-дрейфовом механизме связи между элементами [54] разброс параметров отдельных элементов слабо влияет на скорость распространения сигнала в нем. Время задержки, определяющее скорость распространения  $v = l/\tau_3$ , где  $l$  — расстояние между элементами, практически не зависит от напряжения смещения.

В прямом нейристоре расширение рабочей области напряжений требует существенного увеличения емкости накопительного конденсатора, что усложняет практическую реализацию устройств. Однако следует отметить важное достоинство прямых нейристоров: в них легко реализуются малые скорости распространения импульсов и малые длины рефрактерной зоны.

В нейристорах на S-диодах на компенсированных полупроводниках может быть реализован и шунтирующий механизм связи. Для этого расстояние между соседними элементами должно быть заметно меньше толщины базовой области. Рассмотрим прямой нейристор. После переключения в открытое состояние запускающего диода потенциал базы под его  $p-n$ -переходом не может быть больше  $U_{ост}$ , поэтому, как уже отмечалось выше, между включенным и соседним невключенным элементами возникает разность потенциалов  $U_{см} - U_{ост}$ , при-

ложенная к «продольному» S-диоду. Если это напряжение больше напряжения включения «продольного» элемента, что может быть реализовано при условии  $l < d$ , то «продольный» диод включится раньше. Инжекционный ток потечет вдоль поверхности и далее через запускающий элемент. Второй элемент включится, и ток пойдет непосредственно ко второму электроду (рис. 2.4).

В таком варианте нейристора задержка включения определяется временем включения «продольного» диода, поскольку время последующего расширения проводящей области значительно меньше. Как показано в [56], время включения убывает обратно пропорционально разности  $U_{см} - U_{ост}$ . Поэтому скорость рас-




Рис. 2.4. Линии тока в нейристоре на основе S-диодов с «шунтирующим» механизмом связи в различные моменты времени

пространения нейристорного импульса должна увеличиваться с ростом напряжения смещения. Минимальное напряжение, при котором нейристор может действовать, определяется напряжением включения продольного S-диода и не зависит от емкостей накопительных конденсаторов. Разброс напряжений включения и остаточных напряжений приводит к разбросу аналогичных параметров и у «продольных» элементов, поэтому время включения и, следовательно, скорость распространения будут в определенной степени зависеть от этого разброса.

#### 2.4. Нейристоры на основе германиевых S-диодов

*«Прямые» нейристоры.* Для изготовления нейристоров использовался германий  $p$ -типа проводимости с сопротивлением  $3 \text{ Ом} \cdot \text{см}$  при комнатной температуре и  $(1-6) \cdot 10^6 \text{ Ом} \cdot \text{см}$  при  $T=77 \text{ К}$ . В качестве компенсирующей примеси использовалось золото, создающее в запрещенной зоне четыре уровня: донорный — на расстоянии  $0,4 \text{ эВ}$  от потолка валентной зоны, три акцепторных уровня, расположенных на расстояниях  $0,15 \text{ эВ}$  от потолка валентной зоны,  $0,2$  и  $0,5 \text{ эВ}$  от дна зоны проводимости. В использованном материале активным уровнем был акцепторный уровень  $0,15 \text{ эВ}$ .

Общий второй контакт был антизапорный, изготовленный сплавлением индия с добавкой  $0,5\%$  галлия. Секционированные  $p-n$ -переходы создавались сплавлением свинца с оловом и сурьмой. Размер  $p-n$ -переходов был  $200 \times 200 \text{ мкм}$  с расстоянием между центрами  $400 \text{ мкм}$ . Толщина пластины варьировалась в пределах  $200-400 \text{ мкм}$ .

Время включения S-диодов из этого материала было порядка  $2 \cdot 10^{-8} \text{ с}$ , а время задержки включения отдельных элементов не превышало  $2 \cdot 10^{-7} \text{ с}$ .

Напряжение включения S-диодов было в пределах  $1,5-2 \text{ В}$ , а остаточное напряжение  $0,6-0,8 \text{ В}$ . Распространение импульса в таких нейристорных линиях наблюдалось только при условии, что напряжение смещения отличается от напряжения включения элементов не более чем на  $10\%$ . При этом емкость накопительного конденсатора должна была быть не менее  $6000 \text{ пФ}$ . Время задержки включения соседних элементов в различных нейристорах варьировалось в пределах  $1-$

2 мкс. Скорость распространения нейристорного импульса была порядка  $(1-2)10^2$  м/с.

*Перевернутые нейристоры* изготавливались двух типов: по той же технологии и из того же материала, что и «прямые» нейристоры; из германия *n*-типа проводимости, компенсированного золотом, с действующим акцепторным уровнем 0,2 эВ и удельным сопротивлением 1,5 Ом·см при комнатной температуре и  $5 \cdot 10^6$  Ом·см при  $T=77$  К.

Перевернутые нейристоры первого типа имели активные элементы примерно с теми же параметрами, что и прямые. Однако свойства нейристоров были существенно отличными. В перевернутом нейристоре для работы достаточной была существенно меньшая емкость (1500 пФ вместо 6000 пФ). Время задержки было меньше 0,6 мкс. Допустимое напряжение смещения могло меняться от 2 до 1,2 В. На рис. 2.5, а приведена зави-




Рис. 2.5. Зависимость  $\tau_3$  перевернутого нейристора от напряжения смещения для двух разных образцов при больших (а) и малых (б) расстояниях между элементами

симость времени задержки от напряжения смещения для нейристора со средним напряжением включения 80 В. В значительной области напряжений оно практически не зависит от напряжения смещения. Зависимость  $\tau_3$  от емкости накопительного конденсатора в пределах 1500—3900 пФ незначительна, а от сопротивления нагрузки вообще отсутствует. На рис. 2.5, б приведена зависимость времени задержки для нейристора со средним напряжением включения 3 В. Оно заметно меньше и практически во всей области напряжений не зависит от смещения и от разброса параметров. С ростом емкости  $C$  оно несколько возрастает.



Нейристоры с шунтирующим механизмом объемной связи [56] изготавливались из того же материала, что и перевернутые нейристоры второго типа. Они были прямые, с толщиной базовой области 700 мкм. Напряже-




Рис. 2.6. Зависимость скорости распространения сигнала в двух различных нейристорах с «шунтирующим» механизмом связи от  $U_{см}$

ние включения порядка 120—160 В при остаточном напряжении около 5 В. Токи включения от 0,01 до 0,1 мА, а токи выключения — в пределах 0,5—2 мА. Поскольку использовался прямой нейристор, электрическое поле препятствовало диффузии неравновесных носителей к не-включенному элементу. В этом варианте нейристора скорость распространения несколько возрастает с ростом емкости накопительных конденсаторов и практически по линейно-

му закону увеличивается с ростом приложенного напряжения (рис. 2.6). Времена задержки включения соседних элементов были в пределах 0,1—0,3 мкс.

## 2.5. Зависимость нейристорного импульса от параметров внешней цепи

Основными параметрами внешней цепи в полураспределенных нейристорах являются: емкость накопительного конденсатора, напряжение смещения и сопротивление нагрузочного резистора. Процесс переключения S-диода нейристорной линии в проводящее состояние и возвращение его в исходное состояние, т. е. процесс формирования импульсов тока и напряжения, показан на рис. 2.7. Переходу S-диода в проводящее состояние, т. е. переходу рабочей точки на верхнюю ветвь ВАХ, соответствует фронт импульса тока и более быстрая часть фронта импульса напряжения. Движению рабочей точки вниз по ветви ВАХ, соответствующей открытому состоянию, соответствует спад импульса тока и участок импульса напряжения, на котором напряжение либо несколько возрастает, либо слегка убывает в зависимости от наклона верхней части ВАХ диода. Оба эти участка соответствуют разряду емкости  $C$ .

Рефрактерному периоду соответствует движение рабочей точки по нижней ветви ВАХ, при этом происходит заряд емкости  $C$ . Амплитуда импульса напряжения равна разности напряжений смещения и остаточного.

Длительность спада импульса напряжения значительно больше длительности фронта; именно она определяет максимальную частоту следования импульсов в нейристоре.

Приведенные выше соображения являются достаточно общими для любых типов нейристоров на приборах с S-образной ВАХ [57]. Они достаточно хорошо объясняют результаты экспериментальных исследований. Для примера на рис. 2.8 приведена зависимость максимального тока в импульсе  $I_{\max}$  от величины  $C$  для двух значений напряжения смещения. Рост напряжения смещения приводит к линейному возрастанию максимального тока. При малых емкостях  $I_{\max}$  нарастает линейно с увеличением  $C$ , а при больших емкостях достигает насыщения. В этих диодах сопротивление  $R_d(I)$  в закрытом состоянии было порядка  $10^9$  Ом, а в открытом  $\sim 10$  Ом. При больших емкостях переключение идет по прямой с наклоном  $1/R_i$ , а при малых влияние  $R_i$  сказывается лишь в начале переключения.




Рис. 2.7. Импульсы тока (а, б) и напряжения (в, г) на двух соседних элементах нейристора




Рис. 2.8. Зависимость максимальной амплитуды импульса тока в различных нейристорах от емкости при постоянном  $U_{см}$

Сопротивление нагрузочного резистора не влияет ни на импульс тока, ни на фронт импульса напряжения. Спад импульса напряжения определяется величинами накопительного конденсатора и нагрузочного резистора.

## 2.6. Нейристоры на основе кремниевых S-диодов

На свойства нейристоров оказывает большое влияние как концентрация примеси, создающей глубокие уровни в запрещенной зоне, так и концентрация компенсирующей примеси. Экспериментально удобно характеризовать степень компенсации удельным сопротивлением, которое было бы при отсутствии примеси с глубокими уровнями

$\rho_{исх}$ , и удельным сопротивлением при наличии обеих примесей  $\rho$ . При изменении  $\rho_{исх}$  от 10 Ом·см, а  $\rho$  от 10 до 200 кОм·см изменяются более чем на порядок времена жизни и концентрации электронов и дырок. Соответственно сильно изменяется и длина диффузионного смещения.

Уменьшение длины диффузионного смещения приводит к росту концентрации носителей у управляющего электрода  $n_{гр}$ , при которой начинает уменьшаться напряжение включения управляемого S-диода. Эта концентрация растет примерно по экспоненциальному закону  $n_{гр} \sim \exp(l/L_n)$ , так как должна обеспечиваться одна и та же граничная концентрация носителей у управляемого  $p-n$ -перехода.

При постоянном расстоянии между  $p-n$ -переходами существует такое значение длины диффузионного смещения, а следовательно,  $\rho$  и  $\rho_{исх}$ , при которых сигнал в нейристорной линии не может распространяться. Даже при самых высоких допустимых плотностях тока концентрация неравновесных носителей у управляемого  $p-n$ -перехода остается недостаточной для сколько-нибудь заметного изменения его напряжения включения из-за малости длины диффузионного смещения. Взаимодействие между диодами отсутствует. На рис. 2.9 штриховой линией обозначена область значений  $\rho$ , при которых сигнал при данном расстоянии между  $p-n$ -переходами не распространяется.




Рис. 2.9. Расчетная зависимость  $n_{гр}$  от  $\rho$  при различных удельных сопротивлениях исходного материала и при  $U_{вкл}/U_{см} = 2$

$= 50$  Ом·см,  $\rho = 30-60$  кОм·см) с числом элементов, равным 38. Диаметр  $p-n$ -переходов равен  $7 \cdot 10^{-3}$  см, расстояние между их центрами  $1,5 \cdot 10^{-2}$  см, а толщина базовой области  $1,7-2 \cdot 10^{-2}$  см.

При  $\rho_{исх} = 30$  Ом·см  $\tau_3 \approx 35-50$  мкс, а при  $\rho_{исх} = 100$  Ом·см оно снижается до 1—2 мкс. При  $\rho = 50-60$  Ом·см сигнал в линии не распространялся.

Нейристоры изготовлялись из  $n$ -кремния с примесью золота ( $\rho_{исх} =$

Параметры элементов в разных нейристорах изменялись в пределах:  $U_{\text{вкл}} = 4\text{--}25$  В,  $U_{\text{ост}} = 3,5\text{--}7$  В,  $I_{\text{вкл}} = 0,15\text{--}1,0$  мА. В нейристорах с  $U_{\text{вкл}} = 18$  В,  $R_{\text{н}} = 30$  кОм и  $C = 1\text{--}5 \cdot 10^3$  пФ время задержки было порядка  $1\text{--}5$  мкс.

## 2.7. Нейристоры на основе модуляционных транзисторов

Наиболее подробно исследованы нейристоры на модуляционных транзисторах. На рис. 2.10 показаны ней-




Рис. 2.10. Прямой (а) и перевернутый (б) нейристоры на основе модуляционных транзисторов

ристоры двух типов — прямой с общим или секционированным заземленным коллектором и перевернутый с секционированным коллектором и заземленным эмиттером [58—62]. Эмиттеры образованы цепочкой из модуляционных транзисторов, расположенных на расстоянии  $l$  друг от друга, не превышающем несколько диффузионных или дрейфовых длин носителей заряда  $L$ , при-

чем в описываемых нейристорах общей является только одна высокоомная база. Включение параллельно переходам эмиттер—база шунтирующих резисторов  $r_{ш}$  приводит к нелинейной токовой зависимости коэффициента инжекции  $p$ — $n$ -перехода  $\gamma$  и появлению у структур S-образной вольт-амперной характеристики.

При  $l/d > 1$  свойства нейристора существенно образом определяются схемой включения модуляционных транзисторов. При переходе одного из транзисторов в проводящее состояние с малым сопротивлением ( $\sim 10^2$  Ом) падение напряжения на нем уменьшается. Образующееся при этом в высокоомной базе прямого нейристора электрическое поле между включенным и соседними транзисторами препятствует движению к ним избыточных носителей заряда. Механизм активной связи в рассматриваемом случае является диффузионным. Взаимодействие между модуляционными транзисторами в прямом нейристоре по общей высокоомной базе определяется градиентом концентрации неравновесных носителей. При этом связь может быть улучшена в основном за счет увеличения рабочих токов. Схемы на основе S-диодов и модуляционных транзисторов с заземленным антизапорным контактом и схемы на тиристорах с функциональной объемной связью, работающие при постоянном или импульсном питании, называются логическими схемами с плазменным управлением.

В перевернутом нейристоре включение какого-либо транзистора приводит к появлению электрического поля в высокоомной базе, направленного в сторону этого транзистора и, следовательно, способствующего распространению электронно-дырочной плазмы к коллекторам соседних транзисторов. Взаимодействие между модуляционными транзисторами по общей базе в данном случае обусловлено дрейфовым механизмом движения носителей заряда и является более сильным, чем при диффузионном механизме. Активная связь зависит в первую очередь от разности потенциалов между включенным и выключенным транзисторами. Такие схемы, в которых электронно-дырочная плазма перемещается без ее аннигиляции в общей базе от одного активного элемента к другому под действием электрического поля, называются логическими схемами с переключением плазмы.

В нейристорах с близко расположенными транзисторами проявляется шунтирующий механизм связи в том

случае, если падение напряжения на продольном транзисторе превысит его напряжение включения.

Конструктивные и технологические особенности исследованных нейристоров позволяли выделять и изучать каждый из рассмотренных выше механизмов связи. На одной полупроводниковой пластине были изготовлены нейристоры двух типов с одинаковым расстоянием между соседними поперечными модуляционными транзисторами  $l=50$  мкм, но различной длиной их высокоомной базы:  $d=25$  мкм у транзисторов с короткой поперечной базой и  $d=100$  мкм у транзисторов с длинной поперечной базой. В качестве исходного материала использовался некомпенсированный монокристаллический кремний  $p$ -типа,  $\rho=1$  кОм·см. База и коллектор, расположенные с одной стороны пластины, сформированы диффузией бора ( $N_a=10^{17}-10^{19}$  см $^{-2}$ ), эмиттер — диффузией фосфора ( $N_d \approx 10^{21}$  см $^{-3}$ ). Омические контакты к сильнолегированным областям модуляционных транзисторов получены напылением и вжиганием алюминия. В качестве шунта в эмиттерных переходах применялись пленочные резисторы из кермета, расположенные на диэлектрике, защищающем поверхность кремниевой пластины.

При  $r_{ш}=6$  кОм и токе включения  $I_{вкл}=90$  мкА модуляционные транзисторы имели следующие напряжения включения: у транзисторов с короткой базой  $U_{вклд}=50$  В, у транзисторов с длинной базой  $U_{вклд}=110$  В, у продольных транзисторов  $U_{вклд}=80$  В. У всех транзисторов  $I_{выкл} \approx 500$  мкА,  $U_{выкл}=1-1,2$  В, сопротивление нагрузочных резисторов  $r_n=100$  кОм. Время включения транзисторов составляло 0,2—0,3 мкс, время выключения около 1—2 мкс при  $I \approx I_{выкл}$ .

У исследованных планарных транзисторов за счет малых емкостей эмиттера и высокоомной базы их напряжение включения остается практически постоянным при изменении фронта импульса от  $10^{-2}$  до  $10^{-9}$  с. Запуск нейристора осуществляется подачей импульса соответствующей полярности на первый транзистор. Время задержки определялось между нейристорными импульсами, формируемыми на двух транзисторах, на которые не влияет запускающий сигнал.

Основные характеристики различных типов нейристоров приведены на рис. 2.11. Следует отметить большую стабильность времени задержки импульса  $\tau_3$  и, следо-

вательно, скорости распространения импульса при изменении напряжения питания в перевернутом нейристоре по сравнению с прямым, причем увеличение емкости приводит к увеличению  $\tau_3$ . В перевернутом нейристоре меньше также время задержки, чем в прямом.

В прямом нейристоре увеличение емкости до значений  $\sim 10^3$  пФ приводит к уменьшению величины  $\tau_3$  (рис. 2.13). Это можно объяснить тем, что с ростом емкости увеличивается накопленный на ней заряд и для включения модуляционного транзистора требуется мень-




Рис. 2.11. Зависимость времени задержки нейристорного импульса от напряжения питания.

Емкость  $C$ , пФ: 1) 0; 2)  $10^2$ ; 3)  $10^3$ ; 4)  $2.5 \cdot 10^5$ . Прямой нейристор с длинными высокоомными ( $\square$ ) и короткими (O) базами, перевернутый нейристор с длинными ( $\diamond$ ) и короткими ( $\Delta$ ) базами

ший управляющий заряд в его базе и, следовательно, меньшее время для накопления. Кроме того, при шунтирующем механизме связи некоторое уменьшение времени задержки с ростом тока, по-видимому, можно объяснить расширением промодулированной области высокоомной базы включенного поперечного транзистора и соответственно уменьшением длины продольного транзистора и  $U_{вкл}$ . При дальнейшем росте емкости крутизна фронта импульса уменьшается, вследствие чего увеличиваются напряжение включения продольного транзистора и  $\tau_3$




Рис. 2.12. Зависимость времени задержки нейристорного импульса от емкости накопительного конденсатора.

Напряжение питания  $E$ , В: 1) 1,5; 2) 6; 3) 20; 4) 30; 5) 40. Графическая индикация та же, что и на рис. 2.11



Необходимо подчеркнуть, что в исследованных нейристорах на основе модуляционных транзисторов устойчивый нейристорный импульс формировался при отсутствии внешних накопительных конденсаторов (только за счет внутренних емкостей транзисторов), причем скорость распространения сигнала  $v = l/\tau_3$  слабо зависит от емкости вплоть до значений порядка  $10^3$  пФ, а для транзисторов с короткими базами стабильность отмечается вплоть до емкостей порядка нескольких тысяч пикофарад (рис. 2.12).

Для измерения времени рефрактерности на вход нейристора подавались два запускающих импульса с одинаковой амплитудой;  $\tau_{\text{реф}}$  равно наименьшему времени задержки между ними, при котором в нейристоре возможно формирование двух импульсов возбуждения.




Рис. 2.13. Зависимость времени рефрактерности от емкости накопительного конденсатора.

Графическая индикация та же, что и на рис. 2.11




Рис. 2.14. Зависимость максимального (незачерненные символы) и минимального (зачерненные символы) напряжения питания от емкости накопительного конденсатора. Графическая индикация та же, что и на рис. 2.11

С точки зрения быстродействия несомненное преимущество имеет перевернутый нейристор (рис. 2.13). Характерной особенностью нейристоров на основе модуляционных транзисторов является широкий диапазон рабочих напряжений (рис. 2.14).

## 2.8. Нейристоры на однопереходных транзисторах

Нейристоры на ОПТ изготовлялись из кремниевой пластины в форме «расчески» [63]. В каждом «зубце» пластинки имеется  $p-n$ -переход. Концы «зубцов» оканчиваются омическими контактами. Другой омический контакт — общий для всех элементов. Когда

$p$ - $n$ -переход одного каскада смещается в прямом направлении, основные носители инжектируются в базовую область. При наличии электрического поля, создаваемого межбазовым током, носители движутся в сторону базы, общей для всех элементов. В этом месте они частично попадают в соседний канал и приводят к его включению. Так обеспечивается объемная связь. В исследованной нейристорной линии с сопротивлением нагрузки  $R_n = 25$  кОм и емкости  $C = 3000$  пФ скорость распространения импульса была равна 50 м/с. Длительность рефрактерного периода 0,45 мс, а рефрактерная длина более 2 см.

Топологическая сложность рассмотренного прибора и большая рефрактерная длина вряд ли позволяют использовать в практических устройствах такие нейристоры.

В работе [64] предложена более простая структура нейристорной линии на ОПТ. Инжектирующие  $p$ - $n$ -переходы создавались стравливанием ненужных частей слоя  $n$ -типа, созданного диффузией фосфора на кремнии  $p$ -типа с удельным сопротивлением 660 Ом·см. Омические контакты к  $p$ -подложке и к оставшимся «бугоркам»  $n$ -типа создавались термокомпрессией золотой проволоки. Внешняя цепь с навесными элементами состояла из двух резисторов и одного конденсатора на «бугорок». Все питание осуществлялось от одного источника. В нейристорной линии с расстояниями между бугорками 2 мм скорость распространения была около 100 м/с.

## 2.9. Нейристоры на основе туннельных диодов

В работе [65] наблюдалось распространение импульса вдоль длинного туннельного диода (распределенной нейристорной линии), представляющего собой меза-структуру различной ширины и длины. Ширина нейристора 100 мкм, длина 1 см. К линиям подсоединены 5 электродов. Отношения максимального тока к минимальному для трех средних электродов равны 1,48; 1,20 и 1,42; изолированный от линии диод имел отношение  $\sim 5$ .

Механизм передачи сигнала в линии заключается в следующем. Подача запускающего импульса ведет к переключению диода вблизи входа. Возникающая разность потенциалов между этим участком и соседним приводит к появлению поперечного тока, увеличивающего ток следующих участков до уровня тока переключения и т. д. Скорость распространения импульса в рассмотренных линиях составляла  $(1-2) \cdot 10^5$  м/с. Данных о фронтах импульсов, нужных для оценки рефрактерной длины, нет ни в работе [65], ни в [66], в которых изучалось распространение вдоль туннельного диода ступенчатого сигнала (волны переброса). Время рефрактерности, видимо, не меньше  $10^{-9}$ — $10^{-10}$  с, поэтому длина рефрактерности будет не меньше нескольких миллиметров. Кроме того, в качестве накопителя энергии должна использоваться индуктивность, трудно реализуемая в микроэлектронике. Поэтому такие нейристоры малоперспективны.

## 2.10. Нейристоры на основе сверхпроводниковых приборов

В обзоре [67] сообщается о реализации нейристора на основе сверхпроводящих материалов. Для работы такого нейристора необходимо наличие туннельной составляющей тока через слой диэлектрика между сверхпроводниковыми электродами. Действует такой

нейристор аналогично нейристору на туннельном диоде. Один из исследованных образцов представлял собой полосу на основе структуры олово—окись олова—свинец длиной 95 мм и шириной 1 мм с четырьмя парами электродов. Нейристор возбуждается подачей напряжения на пару крайних электродов (рабочая точка при этом смещается выше участка ОС). Время задержки составило 5 нс, так что скорость распространения, формируемого в линии импульса,  $v = 1,5 \cdot 10^9$  см/с, т. е.  $1/20$  скорости света. Амплитуда импульса при  $T = 3,33$  К составляет несколько десятых милливольт, рассеиваемая мощность — несколько сотен микроватт, что на шесть порядков меньше, чем в туннельном диоде. В работе [67] сообщается также об изготовлении нейристора длиной 35 см на основе ниобия, выполненого методами фотолитографии.

При уменьшении толщины диэлектрика до 1–2 нм образуется туннельный переход Джозефсона, ток через который проходит при  $U \approx 0$ . Нейристор на основе такого перехода исследовался на структуре сплав олова с алюминием—диэлектрик—свинец. Импульс амплитудой 0,2 мВ распространялся в нейристоре при токах 30–50 мА. Скорость распространения импульса  $\sim 9,4 \cdot 10^8$  см/с, его длительность 64 нс. Мощность, связанная со смещением образца, для перехода Джозефсона мала; она рассеивается лишь во время прохождения импульса.

Возможно создание сверхпроводникового нейристора, действующего на тепловом распространении нормальной фазы в сверхпроводнике [68]. Скорость теплового распространения в сверхпроводниках может изменяться в очень широких пределах (например, в оловянной пленке от 10 до  $10^5$  см/с). Рефрактерное время должно существенно превышать тепловое время, равное у сверхпроводящих пленок  $10^{-7}$ – $10^{-8}$  с. Минимальная рефрактерная длина в данной модели может составлять доли миллиметра. Однако рабочие температуры очень низкие, что существенно ограничивает перспективы сверхпроводниковых нейристоров.

## 2.11. «Квантовые» нейристоры — нейристоры на основе лазерно-активных сред

Реализация нейристорной логики с использованием лазерных явлений в оптических волокнах, играющих роль активных передающих линий, основана [69] на возможности создания распределенного источника энергии для накопителей энергии излучения и оптической связи между волокнами. Для этого система помещается в полость, заполненную соответствующим излучением. Распространение оптического возбуждения вдоль тонкого волокна определяется полным внутренним отражением от стенок волокна. Благодаря проникновению поля излучения в среду с более высоким показателем преломления, окружающую волокно, возможна оптическая связь между близлежащими волокнами. Поглощение излучения внутри волокна и рассеяние на его поверхности вызывают в основном линейные потери.

Если в волокне оптической накачкой создана инверсная заселенность уровней примеси, то распределенная оптическая система представляет собой квантовый усилитель бегущей волны, а квантовый нейристор — более сложную распределенную оптическую линию передачи.

Возникновение пороговых и рефрактерных свойств в оптической линии передачи обеспечивается введением в активное волокно до-

полнительной примеси, поглощающей излучение на частоте, близкой к частоте перехода активной примеси. При надпороговом возбуждении сравниваются заселенности верхнего и нижнего энергетических уровней данной примеси, что уменьшает поглощение света примесью. Происходит просветление системы в области возбуждения и усиление оптического сигнала. Просветление соседних областей приводит к распространению оптического возбуждения вдоль волокна. В области рефрактерности оптическая накачка энергии возвращает активную примесь в состояние инверсной заселенности. Поглощающая примесь после прохождения сигнала возвращается в нижнее энергетическое состояние, восстанавливая исходное состояние «оптического затвора». Рефрактерная длина оптических нейристоров составляет десятки и сотни сантиметров. Для реализации системы на квантовых нейристорах необходим подбор соответствующей комбинации излучающих и резонансно поглощающих ионов в подходящей среде и обеспечение очень высокой мощности накачки. Поэтому квантовые нейристоры для больших систем не перспективны.

### **3. НЕЙРОКОНЫ И НЕКОТОРЫЕ ДРУГИЕ ПРИМЕНЕНИЯ НЕЙРИСТОРОВ**

---

#### **3.1. Нейроконы**

В нейристорной линии область повышенной проводимости распространяется с постоянной скоростью. Эта область имеет ограниченные размеры, а ее проводимость на несколько порядков превышает проводимость соседних участков. В этом смысле она аналогична электронному лучу, используемому для сканирования потенциального рельефа в вакуумных видикопах. Поэтому нейристорная линия может быть использована для создания твердотельных аналогов видиконов — нейроконов [2, 70, 71].

Нейрокон представляет собой замкнутую нейристорную линию, на которую нанесен слой фоточувствительного материала. В качестве распределенного накопителя энергии может использоваться емкость фотоэлектрического приемника изображения. Замкнутая нейристорная линия реализуется в пластине полупроводника с требуемым законом развертки, т. е., например, в виде спирали, параллельных линий с коммутацией и т. д.

На рис. 3.1 показан разрез строки нейрокона. Строка нейрокона состоит из полоски 2 многослойного полупроводникового прибора с отрицательным дифференциаль-

ным сопротивлением. С одной ее стороны нанесен сплошной металлический электрод 5, с другой — слой 1 фотоэлектрического приемника изображения, изменяющий в зависимости от интенсивности освещения свою проводимость или емкость, и слой 3 прозрачного электрода. Между светопроницаемым электродом 3 и металлическим электродом 2 через резистор нагрузки  $R_H$  подведено напряжение питания  $U_{см}$ . Это напряжение несколько ниже напряжения включения структуры  $U_{вкл}$ . Запуск такой нейристорной линии производится с помощью электрического импульса, подводимого к двум электродам, расположенным на некотором расстоянии друг от друга вдоль одного из слоев 2.




Рис. 3.1. Строка нейрокона в разрезе

такой нейристорной линии производится с помощью электрического импульса, подводимого к двум электродам, расположенным на некотором расстоянии друг от друга вдоль одного из слоев 2. Проводящее состояние 4 распространяется вдоль нейристорной линии ней-

рокона и приводит к последовательной зарядке емкостей участков слоя 1.

Скорость разряда емкостей участков слоя 1 определяется их сопротивлением. Если на этот слой спроектировано изображение через прозрачный электрод 3, то сопротивление различных участков слоя 1 будет различным и будут соответственно различными разрядные токи через эти участки, т. е. скорость разряда их емкостей. Таким образом, на слое 1 создается потенциальный рельеф, соответствующий спроектированному на него изображению. При прохождении по нейристорной линии области высокой проводимости ток во внешней цепи в каждый момент времени будет определяться разрядом емкости соответствующего участка слоя. Таким образом, во внешней цепи образуется видеосигнал, отражающий распределение интенсивности освещения в сканируемом изображении.

В таком нейроконе скорость сканирования зависит от освещенности соответствующих областей фоточувствительного слоя, так как скорость распространения проводящей области зависит от величины продольного тока. Последний же определяется разностью потенциалов между соседними участками нейристорной линии и, следовательно, зависит от возникшего потенциального рельефа. В перевернутом нейроконе скорость распростране-

ния нейристорного импульса зависит от потенциального рельефа существенно слабее, поэтому практически не требуется принимать дополнительных мер для стабилизации.

Отличительной особенностью нейроконов является отсутствие блоков развертки, что существенно упрощает передающую телевизионную аппаратуру. Поскольку при достаточно сильной связи между элементами нейристорной линии нейристорный импульс (проводящий канал) может перескакивать через дефектные ячейки, то это значительно снижает требования к технологической воспроизводимости всех элементов.

Теоретический анализ показывает [71], что нейроконы удовлетворяют стандарту разложения изображений, принятому в широкоэшелетельном телевидении: 625 строк, 25 Гц при удельной разрешающей способности вдоль строки 18—20 линий/мм и с пороговой чувствительностью несколько тысячных долей люкса. Возможный динамический диапазон около 100, напряжение видеосигнала  $\sim 5$  мкВ на нагрузочном резисторе 1 Ом.

### 3.2. Плоские телевизионные экраны

Нейристоры могут быть использованы и для создания плоских приемных телевизионных экранов [2, 70, 71]. Если в нейрокоме фоточувствительный слой заменить электролюминесцентным и подать на такую структуру видеосигнал, то распространяющийся нейристорный импульс будет коммутировать с внешней цепью последовательные участки электролюминесцентного слоя. В соответствии с амплитудой видеосигнала к этому участку слоя будет приложено напряжение. Таким образом, интенсивность свечения вдоль нейристорной линии будет отражать подаваемый видеосигнал, т. е. воспроизводить передаваемое изображение. Приведенные выше рассуждения о нейроконах полностью применимы и для плоских приемных телевизионных экранов. Они могут быть включены в единую систему с нейроконами. Так же, как и в нейроконах, в них не требуется блоков развертки. Для синхронизации начала кадров должен подаваться запускающий импульс.

### 3.3. Другие применения нейристоров

На основе нейристоров благодаря их логической полноте возможно создание любых логических схем: стрел-

ки Пирса, полусумматора, дополненного логической суммой, регистра сдвига. Модули на нейристорах могут использоваться для создания однородных вычислительных структур. На основе нейристоров легко реализуются умножители и делители числа импульсов и др. [2, 5, 72, 73].

Замкнув нейристорную линию, можно создать кольцо памяти, которое может использоваться и в качестве генератора. Имеются предложения использовать нейристорные линии в качестве линий связи, передающих информацию без затухания. Интересно применение нейристоров в качестве линий задержки. На пластинке в  $1 \text{ см}^2$  можно разместить с шагом в 200 мкм линию длиной 50 см. Такая линия может задержать импульс на десятки и сотни миллисекунд: при скорости нейристорного импульса 10 м/с задержка составит 50 мс.

Наиболее важным достоинством нейристорных схем является возможность почти полностью избавиться от внешних соединений, существенно сократив многочисленные соединения для подвода питания. Это позволяет резко повысить надежность схем достаточно большой сложности.

## 4. РЕАЛИЗАЦИЯ ЭЛЕМЕНТАРНЫХ ЛОГИЧЕСКИХ ОПЕРАЦИЙ НА S-ПРИБОРАХ

---

### 4.1. Выбор оптимальной активной связи между S-элементами

Элементы с S-образной вольт-амперной характеристикой в ИС могут использоваться в трех рабочих режимах.

*Моностабильный* — нагрузочная прямая пересекает ВАХ в одной точке на участке до включения  $I < I_{\text{вкл}}$ . По окончании действия включающего импульса элемент возвращается в исходное закрытое состояние с малыми токами.

*Бистабильный* — нагрузочная прямая пересекает ВАХ в трех точках: в области положительного дифференциального сопротивления до и после включения и в области отрицательного сопротивления (рис. 4.1, а). По окончании включающего импульса диод остается в открытом состоянии. Для возвращения в закрытое со-



стояние необходимо подать на диод импульс противоположной полярности.

*Режим модуляции* — нагрузочная прямая пересекает ВАХ в области  $I > I_{\text{выкл}}$ . Активная связь с точки зрения реализации логических функций является связью разрешающей. Возможность управления вольт-амперной ха-




Рис. 4.1. Вольт-амперные характеристики и нагрузочные линии одиночного S-диода (а) и S-диода, находящегося в области активной связи другого S-диода (б) при выключенном (1) и включенном (2) управляющем диоде

рактеристикой позволила предложить [42, 76] и создать управляемые по объему элементы, логические схемы и функциональные устройства с использованием этого эффекта.

Величина связи определяется не только параметрами материала, но и геометрическими размерами структур и взаимным расположением элементов (рис. 4.2). Для




Рис. 4.2. Зависимость  $U_{\text{вкл}}$  от расстояния  $l$  до управляющего диода при разных токах управления

обеспечения надежной работы требуется достаточно сильное влияние на ВАХ каждого второго элемента, чтобы неисправность одного элемента не отражалась на функционировании всей схемы. Однако в схемах с небольшим числом элементов для их функционирования достаточно связи между ближайшими элементами.

Выбор оптимальной связи между S-элементами на полужизолирующем кремнии, легированном золотом, проводился на «спиралях» — сериях диодов, расположенных на разных расстояниях один от другого, и на аналогичных матрицах. Толщина пластинок была 200—300 мкм. Диаметр  $p$ — $n$ -перехода в матрице равнялся 150 мкм. Исследования показали, что оптимальное расстояние между элементами должно быть  $\sim (0,8—0,9)d$ . Для уточнения оптимальной толщины с целью обеспечения требуемых значений  $U_{вкл}$  и  $U_{ост}$  использовались пластины в виде клина с переменной толщиной базовой области.

## 4.2. Запрещающая связь

Простейшим вариантом запрещающей связи является замыкание верхних выводов от  $p$ — $n$ -переходов, которые требуется связать запрещающей связью (рис. 4.3, а). В этом случае прохождение сигнала через один элемент, приводящее к переходу его в открытое состояние, вызывает резкое снижение напряжения на обоих элементах. Поэтому включение второго элемента становится невозможным — напряжение на нем недостаточно для достижения области отрицательного сопротивления при любом изменении ВАХ за счет объемной связи.

Другой способ реализации «запрета» представлен на рис. 4.3, б. На вспомогательный диод подается надпоро-




Рис. 4.3. Схемы запрета на S-диодах с последовательным резистором (а) и с диодом, имеющим меньшую величину  $U_{вкл}$  (б):

1 — вспомогательный диод; 2 — логический; 3 — выходной; 4 — запрещающий (входной)

говое напряжение  $E_{п} = U_{пч} > U_{вкл}$ , так что он всегда открыт и обеспечивает модуляцию базы логического диода 2. Благодаря этому напряжение включения последнего ниже, чем у других диодов. При подаче импульса

питания с амплитудой  $E_n < U_{\text{вкл}}$  диод 2 перейдет в открытое состояние, если диод 4 закрыт. В этом случае диод 2 обеспечивает модуляцию базовой области диода 3 и открывается.

Если же база диода 4 промодулирована, то при подаче питания он откроется раньше, чем диод 2, и снимет с последнего напряжение. Поэтому диод 2 не сможет открыться и, следовательно, не откроется диод 3. Диод 4 откроется раньше потому, что его нагрузочная прямая проходит круче, так как он нагружен на резистор  $R1$ , в то время как диод 2 нагружен на суммарное сопротивление  $R1 + R2$ . Поэтому в начальный момент времени большая часть тока протекает через диод 4. По этой причине его сопротивление падает быстрее из-за модуляции базы и доля тока в цепи диода 2 со временем уменьшается, что и обеспечивает его невключение. В результате модуляции базовой области диода 4 обеспечивается запрет на включение диода 3.

В S-диодах ВАХ зависит от площади  $p-n$ -перехода. В диодах с малой площадью в открытом состоянии напряжение заметно возрастает с ростом тока. В диодах, диаметр  $p-n$ -перехода которых превышает толщину базовой области, на вольт-амперной характеристике наблюдается «вертикаль» — ток после включения практически не зависит от напряжения (рис. 4.4). При этом




Рис. 4.4. Зависимость тока включения от напряжения на открытом S-диоде для разных диаметрах  $p-n$ -перехода

чем больше диаметр  $p-n$ -перехода, тем больше интервал токов, в котором напряжение постоянно. Появление «вертикали» связано со шнурованием тока. В кремниевых S-диодах «вертикаль» начинает наблюдаться при диаметрах  $p-n$ -переходов, превышающих 150 мкм. При диаметрах меньше 40 мкм шнурования не происходит, и такие диоды обладают заметным сопротивлением в открытом состоянии.

Использование пары S-диодов с разными пло-

щадями  $p$ — $n$ -переходов позволяет существенно повысить надежность схем запрета. Переключение запрещающего диода 4 (рис. 4.3, б) в открытое состояние с  $U_{\text{ост1}}$ , меньшим, чем у диода 2 ( $U_{\text{ост2}}$ ), приводит к уменьшению падения напряжения на последнем до значения  $E = U_{\text{ост1}} < U_{\text{ост2}}$ . Это полностью исключает возможность перехода диода 2 в открытое состояние.

Схема запрета приоритетом диода 1 перед диодом 2, обеспечиваемым выбором меньшей величины  $U_{\text{вкл}}$  у первого диода (либо из-за разности в площадях, либо благодаря более раннему его включению), показана на рис. 4.3, б.

Для создания запрещающих связей можно использовать зависимость напряжения включения от величины искусственно созданной «утечки»  $p$ — $n$ -перехода. В этом случае диод, не шунтированный сопротивлением утечки, удобнее использовать в качестве запрещающего, так как он имеет меньшее напряжение включения.

### 4.3. Линия передачи

Одной из важнейших схем логических устройств является однонаправленная линия, передачи, обеспечивающая передачу сигналов в необходимый узел в требуемый момент времени. В качестве такой линии широко используются сдвиговые регистры. Схема трехтактного сдвигового регистра на  $S$ -диодах представлена на рис. 4.5.




Рис. 4.5. Схема (а) и импульсно-временные диаграммы работы (б) трехтактного сдвигового регистра на  $S$  диодах

Он выполнен таким образом, что активной связью связаны лишь ближайшие элементы [77, 78]. В схеме используется трехтактное питание: каждый третий элемент подсоединен к своей шине питания. Импульсы питания подаются поочередно.

Сопротивление нагрузки и напряжение питания выбираются так, что обеспечивается бистабильный режим работы. Если на входном диоде  $I$  в начальный момент времени был записан логический «0», т. е. он находился в закрытом состоянии, то подача импульсов питания на последующие диоды  $2, 3, \dots$  не приведет к их открыванию, т. е. по линии будет передаваться «0». Если же перед циклом включения диод  $I$  переводится в открытое состояние и на него записывается логическая «1», то подача импульсов питания приведет к последовательному включению диодов  $2, 3, \dots$ , т. е. происходит передача «1». Возможны и другие реализации сдвиговых регистров [72, 86].

Для обеспечения более устойчивой работы линии передачи может использоваться четырехтактное питание. Это, однако, усложняет схему, увеличивает число элементов и шин питания в ней, несколько повышает потребляемую мощность. Возможно построение однонаправленных линий передачи с двухтактной и даже однотактной системой питания. В этих случаях однонаправленность может обеспечиваться либо асимметричной топологией активных элементов [8, 13], либо созданием в базовой области поперечного тянущего поля от дополнительного источника питания [79].

#### 4.4. Элементарные логические операции

**Схема ИЛИ.** Возможность расположения одного S-элемента в зоне активной связи (в активной зоне) других S-элементов позволяет очень просто реализовать логическую операцию ИЛИ.




Рис. 4.6. Схема ИЛИ на S-диодах

Простейший вариант такой схемы приведен на рис. 4.6. Она состоит из нескольких входных диодов  $B, C, D$  и одного выходного  $A$ , расположенного в пределах активных зон входных. Входной диод следующего каскада должен находиться в сфере влияния выходного элемента и вне ее входных элементов предыдущего каскада.

**Схема НЕ.** Инвертор вырабатывает сигнал «1» при подаче на его вход «0» и наоборот. Такие функции вы-

полняют схемы запрета. Принципы построения логических схем на S-элементах существенно отличаются от традиционных. Во многих случаях целесообразно не расчленять схему на узлы, выполняющие элементарные функции, а реализовывать сразу более сложную. Ниже приводятся некоторые примеры более сложных функций.

**Схема ИЛИ — НЕ.** Эта схема реализуется на основе схемы запрета, дополненной «1» (рис. 4.7). Для




Рис. 4.7. Схема ИЛИ—НЕ на S-диодах

этого к общей точке нагрузочных резисторов схемы запрета нужно подключить необходимое количество входных S-диодов, т. е. использовать схему ИЛИ. Как известно, схема ИЛИ—НЕ является логически полной и может использоваться как универсальная для построения других более сложных схем.

Обозначим сигналы, подаваемые на диоды Д1, Д2 (рис. 4.8), соответственно через  $x_1$  и  $y_2$ , а состояния этих диодов опишем логическими функциями  $z_1$  и  $z_2$ . Тогда  $z_1 = x$ ,  $z_2 = xy$ . Если же в качестве одного из входов схе-




Рис. 4.8. Схема, иллюстрирующая действие функции ИЛИ—НЕ




Рис. 4.9. Полусумматор на S-диодах

мы использовать «промодулированный»  $D4$ , то состояние  $D2$  реализует функцию логического отрицания  $x$ .

**Схема полусумматора** (исключающее ИЛИ). Тактовые импульсы от источника трехтактного питания (рис. 4.9) подаются на тактовые шины 1, 2, 3... Сигнал на входе  $x$  равен «0». Сигнал  $y=1$ , поступив на диод  $D5$ , включает его и снимает с него и с диода  $D2$  напряжение. Поскольку  $D4$  питается через нагрузочный резистор, а  $D1$  не включился, то под действием  $D5$  срабатывает также  $D4$ , передающий сигнал на выход ячейки  $D3$ .

При  $x=1$ ,  $y=0$  сигнал последовательно проходит  $D1—D3$ , при этом  $D4$  и  $D5$  не включены. Выходной сигнал в виде «1» поступает на выход.

При  $x=1$ ,  $y=1$   $D1$  при включении снимает напряжение питания с  $D4$ , а  $D5$ , включаясь, снимает напряжение с  $D2$ . Входные сигналы не проходят к  $D3$ , и выходной сигнал равен «0».

Возможны два подхода к построению логических схем. В первом запуск и передача сигналов осуществляются передачей возбуждения. В другом — передачей запрета на возбуждение. При этом активный сигнал вырабатывается внутри схемы и по крайней мере один из S-элементов находится во включенном состоянии. Достоинством схем последнего типа является большая нагрузочная способность по входу.

## 5. ФУНКЦИОНАЛЬНЫЕ ЛОГИЧЕСКИЕ МОДУЛИ НА S-ЭЛЕМЕНТАХ

---

### 5.1. Некоторые вопросы проектирования и изготовления интегральных схем на S-элементах

Важным моментом в работе ИС на S-диодах является согласование времен прихода сигналов в узлы из соответствующих каналов. При этом надо учитывать времена включения и выключения диодов, а также время распространения сигнала между ними. Работа схемы должна рассматриваться в дискретные, равноотстоящие моменты времени.

Для изготовления интегральных схем использовался высокоомный кремний  $n$ -типа проводимости, легированный золотом с удельным сопротивлением 30—50 кОм·см.

Высокоомный кремний при высокотемпературной обработке сильно изменяет свои параметры из-за возникновения термоакцепторов. Поэтому интегральные схемы были изготовлены по микросплавной технологии, основанной на использовании свойств микросплавных контактов [80]. В разработанных схемах применялись резисторы двух номиналов: 1 и 2 кОм. Количество резисторов примерно равно числу диодов в схеме. Диаметр  $p-n$ -переходов 75 мкм, расстояние между центрами соседних элементов 150 мкм, минимальная ширина шины 35 мкм, размеры контактных площадок  $200 \times 200$  мкм.

При расчете схем предъявлялись следующие требования к параметрам S-диодов: допуск на величину напряжения включения 50%, остаточного напряжения 30%; отношение  $U_{\text{вкл}}/U_{\text{ост}} > 2$ ; в пределах одной схемы  $U_{\text{вкл min}} - U_{\text{ост max}} > 3,5$  В;  $I_{\text{вкл}} < 0,2 \dots 0,5$  мА;  $I_{\text{выкл}} < 1-2$  мА. Изменение напряжения включения под влиянием включения соседнего элемента не менее 50%. При расстоянии большем на 70% напряжение включения изменяется меньше чем на 10%.

В изготовленных ИС S-диоды имели следующие параметры: статическое напряжение включения 15—20 В, динамическое напряжение включения 9—12 В, остаточное напряжение 4,5—5,5 В, ток включения 0,8—1,2 мА, рабочий ток 2—3 мА при сопротивлении нагрузки 2 кОм, время включения 1 мкс, время выключения 1,5—2 мкс. Для обеспечения однонаправленности использовалось трехтактное питание (рис. 5.1).




Рис. 5.1. Последовательность импульсов напряжения при трехтактной системе питания:

ВИ — входные импульсы; ПИ — импульсы питания



## 5.2. Модуль, реализующий функцию ИЛИ—НЕ

Функция ИЛИ—НЕ имеет следующий функциональный вид:  $y = x_1 \vee x_2 \vee \dots \vee x_k$ . Эта функция также называется «стрелкой Пирса». Ее электрическая схема приведена на рис. 4.7. Схема построена по принципу запрета на передачу возбуждения [87].

Активный сигнал вырабатывается входящим в схему диодом  $D1$ , который генерирует «1». Диод  $D2$  связан по базе как с диодом  $D1$ , так и с выходным диодом  $D3$  и играет роль ключа, регулирующего передачу возбуждения от  $D1$  к  $D3$ .

Максимальное число выходов в схеме реализуется при отсутствии связи по базе выходных диодов  $D3$  с возбуждающим диодом  $D1$  (рис. 4.7). В одноступенчатом варианте это число может превышать 10. Число выходов может быть увеличено многоступенчатым выходом.

На диод  $D1$  через резистор подается либо «возбуждающий» импульс, либо постоянное смещение с напряжением выше напряжения включения ( $E_b > U_{вкл}$ ). На остальные диоды подаются импульсы питания с амплитудой больше остаточного напряжения, но меньше напряжения включения ( $U_{ост} < E_n < U_{вкл}$ ).

Питание по многотактной схеме требует согласования по времени: входы ячеек, питаемых от шины данным тактом, должны подключаться к выходам ячеек, питаемых от шин с предыдущим тактом гитания.

Выходным диодам приписывается состояние «1», если диод  $D2$  открыт, и состояние «0», если диод  $D2$  закрыт и, таким образом, закрыты выходные диоды. Выходные диоды выполняют роль вентилях в сборках ИЛИ на входах других ячеек, при этом каждый из них, являясь элементом сборки ИЛИ, может быть подключен к нескольким диодам.

На рис. 5.2 показано соединение ячеек друг с другом на примере схемы, реализующей логическую функцию:

$$y = \overline{x_1 \vee x_2 \vee \dots \vee x_k} \vee x_1 \vee x_2 \vee \dots \vee x_k.$$

Если в состояние «1» переходят 1-я и 2-я ячейки (или  $n$  ячеек, подключенных к 3-й ячейке) одновременно, то при подаче импульса  $E_{n2}$  в состояние «1» перейдет тот из выходных диодов, который из-за разброса параметров имеет минимальное напряжение включения. Затем

во включенное состояние перейдут выходные диоды в порядке нарастания напряжений включения. Однако для фиксации на выходе 3-й ячейки «0» достаточно включения хотя бы одного выходного диода в сборке ИЛИ на входе этой ячейки.




Рис. 5.2. Электрическая схема включения ячеек ИЛИ—НЕ




Рис. 5.3. Схема модуля, реализующего логическую функцию ИЛИ—НЕ

На рис. 5.3 приведена принципиальная схема модуля, реализующего логическую функцию ИЛИ—НЕ. Направление действия активных связей показаны волнистыми линиями со стрелкой. Вход модуля обозначен точкой 2. Диод  $D_1$  — возбуждающий, а диоды  $D_4$ — $D_6$  и  $D_8$ — $D_{11}$  — выходные.

На «возбуждающий» диод подается импульсное или постоянное смещение, переводящее его в открытое состояние. Ток этого диода «модулирует» ВАХ диода  $D_2$ .  $E_{п1}$ ,  $E_{п2}$  — допороговые импульсные напряжения 1-го и 2-го тактов в трехтактной системе питания (рис. 5.1).

Пусть входы отключены от точки 2. При появлении импульса  $E_{п1}$  диод  $D_2$ , ВАХ которого изменена током диода  $D_1$ , включается и «модулирует» ВАХ выходных диодов  $D_3$ — $D_6$ . При появлении импульса  $E_{п2}$  включается «промодулированный» диод  $D_3$ , модулируя в свою очередь диод  $D_7$ . Последний также включается, так как он подключен к шине питания второго такта, и «модулирует» выходные диоды  $D_8$ — $D_{11}$ . Каждый из семи выходных диодов с помощью проводника может быть под-

соединен к точке 2 других таких же модулей. Такты импульсов питания должны быть согласованы между модулями с учетом цикличности. Если к точке 2 данного (первого) модуля присоединен один из выходных диодов последующего (второго) модуля, то выходные диоды ( $D3—D6$  и  $D8—D11$ ) будут находиться в состоянии «0». Таким образом реализуется логическая операция НЕ для одного входа.

При подключении к точке 2  $k$  выходных диодов от  $k$  других модулей при модуляции хотя бы одного из этих диодов, т. е. их перевода в состояние «1», выходные диоды перейдут в состояние «0». Это и означает, что данная схема реализует функцию ИЛИ—НЕ.

В экспериментальных образцах максимальная частота трехтактного питания была 45—50 кГц, амплитуда импульсов питания  $8 \pm 1,5$  В при потребляемом токе 2—2,5 мА, коэффициент разветвления по выходу равен 7, коэффициент объединения по входу более 50. В схеме использовались резисторы  $R_1=R_4=R_5=2$  кОм,  $R_2=R_3=1$  кОм. Напряжение включения в динамическом режиме несколько снижается, и при длительности фронта импульса питания 1—2 мкс оно примерно равно половине статического напряжения включения.

### 5.3. Динамический сдвиговый регистр

На рис. 5.4 представлена схема 16-разрядного регистра с узлами управления. Шины 1-, 2- и 3-го тактов импульсного питания обозначены соответственно I, II, III. Амплитуды импульсов питания  $E_n$  и возбуждения  $E_v$  удовлетворяют условиям работы модуля, описанного в предыдущем параграфе.

Благодаря импульсному питанию состояния «1» или «0» перемещаются вдоль цепочки диодов. Модулируя в определенные моменты времени диод  $D1$ , можно записывать в регистр требуемый код, который будет перемещаться вдоль цепочки диодов. Если выход этой цепочки замкнуть на ее вход, то записанный код может циркулировать, т. е. храниться в такой структуре.

Входной диод ( $D1$  на рис. 5.4) регистра питается от шины 1-го такта питания, импульсы питания на которую подаются с периодом  $T$ . С выходного диода с этим же периодом может сниматься последовательно записанный в регистр код — на каждый разряд кода требуется время  $T$ .

Сдвиговой регистр состоит из цепочки S-диодов с нагрузочными резисторами и узлов управления (рис. 5.4). В разработанном регистре S-диоды расположены вдоль прямой линии. Могут, однако, использоваться и другие конфигурации. Узлы управления необ-




Рис. 5.4. Принципиальная схема динамического регистра (а) и его структурная схема (б)

ходимы для приема в регистр числа (по команде «Прием числа»), выдачи регистром прямого кода (по команде «Прямой код»), выдачи обратного кода (по команде «Обратный код»), для хранения (рециркуляции) кода в регистре (по команде «Рециркуляция»), для записи в регистр числа с выхода одноразрядного сумматора (по команде, обозначаемой символом  $\Sigma$ ). Все узлы, обеспечивающие реализацию перечисленных команд, а также узел НЕ выполнены на ячейках ИЛИ—НЕ для двух переменных:

$$y = x_1 \sqrt{x_2} = x_1 \cdot x_2.$$

Рассмотрим работу регистра на примере команды «Прием числа». Диоды  $D53$ ,  $D58$ ,  $D61$  являются возбуждающими. Для простоты примем, что «возбуждающее» напряжение подается на шину  $E_n$  от источника постоянного напряжения. При этом диоды  $D53$ ,  $D58$ ,  $D61$  включены и «модулируют» соответственно ВАХ  $D52$ ,

*Д54, Д55, Д57, Д59 и Д60.* Каждый диод выполняет логическую функцию диода *Д2* ячейки ИЛИ—НЕ (рис. 5.3). Диоды *Д57, Д59, Д60* связаны по базе с диодом *Д1*, образуя с ним логическую сборку ИЛИ. Все они подключены к шине 3-го такта питания. Для включения *Д1* при наличии импульса питания на шине 1-го такта достаточно включить хотя бы один из диодов сборки. Затем состояние «1» передается на *Д2* и далее. Из диодов *Д57, Д59, Д60* включаются (при наличии импульса питания на шине 3-го такта) только те, которые во время действия этого импульса не были зашунтированы соответственно в точках *а, б, в* малыми сопротивлениями.

Для записи, например, кода из другого устройства на S-диодах достаточно выходной диод последнего соединить проводником с точкой *б* регистра и разомкнуть цепь команды «Прием числа». Код, подаваемый в точку *б*, записывается в регистр в виде обратного кода, поскольку ячейка ИЛИ—НЕ при наличии на ее входе только одной переменной производит ее инверсию. Запись последовательного кода в регистр на S-диодах с устройства, выполненного не на S-диодах, осуществляется с использованием на выходе последнего буферного каскада, работающего в режиме ключа.

В описанном варианте регистра предусмотрена возможность выдачи как прямого кода (по команде «Прямой код»), так и обратного (по команде «Обратный код»). При подаче команды «Прямой код» цепь шунта для *Д54* и его нагрузочного резистора *R52* в точке *е* замыкается. Код на выходной диод *Д56* проходит по цепи *Д46—Д49—Д52—Д51—Д54*, претерпевая двойное инвертирование. Необходимость инвертирования кода связана с вводом в регистр цепей управления *В*, представляющих собой ячейки ИЛИ—НЕ. Поэтому требуется вторичное инвертирование в канале прямого кода (узел НЕ на рис. 5.4, *б*). В канале обратного кода (команда «Прямой код») инвертирование происходит в цепи диодов *Д47—Д48—Д55—Д56*.

Выходным *Д56* совместно с диодами *Д54, Д55* реализуется операция ИЛИ по выходу. Согласование во времени прямого и обратного кодов на выходе регистра осуществляется благодаря работе *Д46, Д47* в разных тактах со сдвигом между ними на один такт. С этих диодов и начинается разветвление прямого и обратного кодов. Команды «Рециркуляция» и «Σ» реализуются аналогично.

Сдвиговый регистр в виде ИС был выполнен по микросплавной технологии на кремнии, легированном золотом. Он содержал 61 S-диод и 61 резистор. Резисторы  $R47—R52$  и  $R56—R61$  имели сопротивление 1 кОм, а остальные 2-кОм.

#### 5.4. Динамические интегральные схемы

**Одноразрядный сумматор на три входа.** На рис. 5.5 приведена логическая схема такого сумматора. На шине суммы реализуется функция

$$\bar{S} = \overline{a \vee b \vee c} \vee \overline{a \vee b \vee \bar{c}} \vee \overline{\bar{a} \vee b \vee c} \vee \overline{a \vee b \vee \bar{c}}.$$

На шине переноса

$$C' = \overline{\bar{a} \vee \bar{b}} \vee \overline{\bar{b} \vee \bar{c}} \vee \overline{\bar{a} \vee \bar{c}}.$$

Инверсная сумма удобна в данном случае тем, что при записи кода суммы с одноразрядного сумматора в сдвиговый регистр на S-диодах, входная цепь которого яв-




Рис. 5.5. Логическая схема одноразрядного сумматора на три входа

ляется инвертором, нет необходимости в дополнительном инвертировании. Сумма в него записывается в прямом коде, т. е. в виде функции  $S$ .

Все ячейки (1—16, рис. 5.6) одноразрядного сумматора представляют собой ячейки ИЛИ—НЕ. Ячейки, соединенные волнистыми линиями со стрелкой, связаны




Рис. 5.6. Принципиальная схема одноразрядного сумматора на три входа

по базе, ячейки же, соединенные простой линией с точкой, связаны запрещающей связью. Ячейки 1, 2, 3 питаются от шины 1-го такта, ячейки 4—9 — от шины 2-го такта, ячейки 10—16 — от шины 3-го такта (шины питания на рисунке не показаны).

Рассмотрим работу схемы на примере прохождения числа  $a$ . Последовательный двоичный код числа  $a$  по-

ступает на вход ячейки ИЛИ—НЕ, собранной на диодах  $D_4—D_7$ , и инвертируется ею. В этой ячейке  $D_5$  и  $D_7$  выходные. С выходного диода  $D_5$  этой ячейки код числа  $\bar{a}$  поступает на вход другой ячейки ИЛИ—НЕ, собранной на диодах  $D_1—D_4$ , с выходных диодов  $D_1$  и  $D_2$  которой прямой код числа  $a$  поступает на входы ячеек ИЛИ—НЕ, собранных на диодах  $D_{15}$ ,  $D_{16}$ ,  $D_7$  и  $D_{19}$ ,  $D_{21}$  соответственно. Код числа  $a$  с  $D_7$  через вспомогательный  $D_{12}$  поступает на выходные диоды  $D_8—D_{11}$ , соединенные с входами ячеек ИЛИ—НЕ, участвующих в формировании кода суммы и кода переноса (рис. 5.6). На диодах  $D_{14}$  и  $D_{13}$  ( $D_{15}$  — возбуждающий), включенных по схеме ИЛИ—НЕ, реализуется первый из четырех членов логического объединения в формуле для  $S$ . Аналогично на диодных парах  $D_{16}—D_{17}$ ,  $D_{17}—D_{18}$ ,  $D_{20}—D_{21}$  ( $D_{15}$  и  $D_{19}$  — возбуждающие) реализованы соответственно 2-, 3-, 4-й члены в формуле для  $S$ .

Таким же образом происходит прохождение сигналов для чисел  $b$  и  $c$ . Объединение выходных диодов  $D_{13}$ ,  $D_{17}$  и  $D_{21}$  обеспечивает логическую операцию ИЛИ, в результате чего на шине получается код  $\bar{S}$ .

Аналогично выполняется формула для  $S'$  на диодах  $D_{46}—D_{52}$ . Входящие в формулу члены реализуются на парах диодов  $D_{46}—D_{47}$ ,  $D_{49}—D_{50}$ ,  $D_{50}—D_{51}$  ( $D_{48}$  и  $D_{52}$  — возбуждающие), включенных по схеме ИЛИ—НЕ. Объединение выходных  $D_{46}$  и  $D_{50}$  позволяет получить код  $S'$ .

Описанный сумматор содержит 52 S-диода и 39 резисторов и изготовлен по гибридной технологии из трех кристаллов модулей сумматора. Модуль представляет собой обведенную штриховой линией часть схемы (рис. 5.6) без электрических функциональных соединений между входной ( $D_{34}—D_{45}$ ) и выходной ( $D_{46}—D_{52}$ ) частями.

**Функциональная ячейка на основе динамического триггера со счетным входом** может быть использована для создания сдвигового регистра параллельного типа, двоичного счетчика и сумматора параллельного типа. На рис. 5.7 приведена принципиальная электрическая схема функционирования ячейки. Входы ячейки обозначены буквами  $a$  и  $b$ , цепи переноса —  $c$ , а выход триггера —  $S$ . Индекс справа от указанных обозначений соответствует номеру ячейки, индекс снизу — номеру такта импульсного питания. Кружками обозначены S-диоды,



арабскими цифрами — шины системы трехтактного питания. Возбуждающим является Д10.

Основным элементом функциональной ячейки является динамический триггер со счетным входом, в котором




Рис. 5.7. Принципиальная схема функциональной ячейки на основе динамического триггера со счетным входом

при трехтактном питании хранится записанная информация. На рис. 5.8 выделена из общей схемы часть, относящаяся к триггеру (обозначения те же, что и на рис. 5.7). Динамический триггер собран на Д1—Д3.

Рассмотрим выполнение основных логических операций в триггере. Установка триггера в состояние «0» осуществляется подачей команды Уст. «0» в первом такте питания. Счетный вход триггера (Д7) блокирован поданной командой «Вправо». Инверсная команда обозначается чертой сверху, без черты обозначается отсутствие команды (этому соответствует выключенный выходной диод с большим  $R_{\text{вых}}$ ).

Для записи «1» в 1-м такте одновременно подаются команды Уст. «0» и «Вправо». При этом включается Д7. Во 2-м такте включается Д6 и в третьем — Д3.

Триггер переходит в состояние «1», т. е. в кольцо из диодов Д1—Д3, питаемых в 1-, 2- и 3-м тактах соответственно, циркулирует «1».

В режиме счетного входа постоянно подана команда Уст. «0». Команда Вправо подается в течение такого




Рис. 5.8. Принципиальная схема динамического триггера со счетным входом

числа периодов, которое определяется количеством импульсов счета. С приходом первого импульса счета на входной диод Д7 включаются диоды Д7, Д6, Д8, Д3, Д1, Д4 так, что в триггер записывается «1». От второго входного импульса триггер переводится в состояние «0». Третий импульс счета по той же цепи, что и первый, переводит триггер в состояние «1» и т. д. Операция Запись «1» и Уст. «0» выполняются аналогично во всех устройствах на основе рассмотренной ячейки. Функциональная схема, описанная выше (рис. 5.7), содержит 18 диодов и 19 резисторов со следующими номиналами:  $R_{10} = 0,36$  кОм,  $R_1 - R_8 = R_{11} - R_{18} = 1$  кОм,  $R_9 - R_{19} = 2$  кОм. Предельная тактовая частота 25 кГц.

Сдвиговой регистр параллельного типа, двоичный счетчик и сумматор параллельного типа могут быть реа-

лизоны на основе триггера со счетным входом. С помощью такого регистра можно выполнить следующие операции: параллельную запись и выдачу числа, сдвиг записанной информации вправо или влево на любое число разрядов. Параллельная выдача числа из регистра возможна в любой момент времени с выходов  $S_i$ . Схема трех разрядов двоичного счетчика на основе рассматриваемой функциональной ячейки приведена на рис. 5.9.




Рис. 5.9. Схема регистра параллельного типа на три двоичных разряда

Передача импульсов переноса из разряда в разряд происходит с задержкой на один период тактового питания. В  $m$ -разрядном счетчике для пересчета  $2^m - 1$  импульсов потребуется время, равное  $2^m + m - 1$  периодов тактового питания. При необходимости результат счета может быть параллельно выдан в другое устройство с выходов  $S_i$ . По окончании работы все разряды счетчика переводятся в состояние «0» подачей команды Уст. «0».

В параллельном сумматоре накапливающего типа каждый разряд числа поступает на соответствующий разряд сумматора через выходную цепь предыдущего разряда. Этим обеспечивается возникновение импульсов переноса в разрядах при подаче очередного слагаемого [5, 10].

## 6. БОЛЬШИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

### 6.1. Универсальные модули

Традиционный подход к созданию сложных устройств на основе элементарных узлов типа ИЛИ—НЕ не является для S-диодной схемотехники оптимальным. Метод непосредственного построения из S-элементов схемы,

реализующей сложную логическую функцию — метод непосредственного синтеза, более эффективен и позволяет сократить число элементов и их соединений в схеме. Наиболее эффективно построение сложных устройств из однотипных универсальных модулей при их «решеточном» размещении. Простейшим примером универсального модуля может служить модуль, реализующий функции: запрета ( $\bar{x}y$ ), исключенного ИЛИ ( $xy \vee \bar{x}y$ ) и конъюн-




Рис. 6.1. Принципиальная схема универсального модуля на S-диодах

юнкции ( $xy$ ). Модуль (рис. 6.1) имеет два входных и три выходных диода. Если со входами связать логические переменные  $x$  и  $y$ , а с состояниями выходных диодов логические переменные  $z_1$ ,  $z_2$  и  $z_3$ , то легко видеть, что  $z_1 = \bar{x}y$ ,  $z_2 = xy \vee \bar{x}y = x \nabla y$ ,  $z_3 = xy$ . При подаче соответствующих сигналов на модуль можно реализовать любую логическую функцию двух переменных. Комбинация нескольких таких модулей обеспечивает достаточно простую реализацию, например, сумматора, вычислителя, счетчика.

Схемотехнически более удобен универсальный модуль, изображенный на рис. 6.2, а. Он содержит входные диоды  $D_0, D_1, D_2$ , выходные  $D_3—D_6$  и возбуждающий диод  $D_7$ . Схема запрета реализуется парами диодов:




Рис. 6.2. Принципиальная схема универсального модуля, позволяющая реализовать все логические функции двух переменных на одном модуле (а), и некоторые применения универсального модуля (б)

Д8 и Д15, Д14 и Д17, Д16 и Д11, Д18 и Д12. Диоды Д0, Д1, Д2, Д10 находятся в зоне активной связи диода Д7. Диод Д16 связан по объему с диодом Д2, диод Д18 — с диодом Д15, а последний — с диодами Д1 и Д2. Остальные активные объемные связи видны из рисунка. Состояния диодов в модуле приведены в табл. 6.1.

Таблица 6.1

Логические состояния S-диодов в универсальном модуле при различных комбинациях входных сигналов

| x | y | Д0 | Д1 | Д2 | Д3 | Д4 | Д5 | Д6 | Д7 | Д8 | Д9 | Д10 | Д11 | Д12 | Д13 | Д14 | Д15 | Д16 | Д17 | Д18 |
|---|---|----|----|----|----|----|----|----|----|----|----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| 0 | 0 | 1  | 1  | 1  | 0  | 0  | 0  | 0  | 1  | 1  | 1  | 1   | 0   | 0   | 1   | 1   | 0   | 1   | 0   | 0   |
| 1 | 0 | 0  | 0  | 1  | 0  | 1  | 1  | 0  | 1  | 0  | 0  | 1   | 0   | 0   | 0   | 1   | 1   | 1   | 1   | 1   |
| 0 | 1 | 0  | 1  | 0  | 0  | 0  | 1  | 0  | 1  | 0  | 0  | 1   | 1   | 0   | 1   | 1   | 1   | 0   | 0   | 1   |
| 1 | 1 | 0  | 0  | 0  | 0  | 0  | 0  | 1  | 1  | 0  | 0  | 1   | 1   | 1   | 0   | 0   | 0   | 0   | 0   | 0   |

Пусть на входы поступили сигналы  $x=0, y=1$ , тогда с приходом импульса питания  $E_{п1}$  входные диоды Д0 и Д2 выключены, а диод Д1 включен. Выключенное состояние диода Д0 делает невозможным передачу возбуждения по цепочке диодов Д7—Д0—Д8—Д9—Д3, в результате чего на выходе Д3 вырабатывается «0». Передача возбуждения состояния от Д1 к Д13, а затем Д14 налагает запрет на выключение Д17, что в свою очередь препятствует передаче «1» по цепочке Д1—Д15—Д17—Д4. Таким образом, на выходе Д4 появляется «0». На выходе Д5 вырабатывается «1» благодаря прохождению возбуждения по цепи Д15—Д18—Д5. Включение диода Д18 запрещает включение Д12 и тем самым передачу возбуждения по цепи Д10—Д11—Д12—Д6. На выходе Д6 вырабатывается «0».

Аналогично можно рассмотреть и другие варианты состояний входных диодов. Если состояния диодов Д3—Д6 характеризовать логическими переменными  $z_1—z_4$  соответственно, то из табл. 6.1 следует, что  $z_1 = \overline{xy}$  (операция ИЛИ—НЕ),  $z_2 = \overline{xy}$  (запрет по  $y$ ),  $z_3 = x \nabla y$  (исключающее ИЛИ),  $z_4 = xy$  (конъюнкция). Так как объединение двух выходов равносильно логическому сложению соответствующих функций, то рассмотренный выше модуль реализует все функции двух переменных.

На рис. 6.2, б показаны некоторые применения этого модуля при условии, что входу 1 соответствует переменная  $x$ , входу 2 — переменная  $y$ , вых. 3 — функция  $\overline{xy}$ .

вых. 4 —  $x\bar{y}$ , вых. 5 —  $xy\sqrt{xy}$ , вых. 6 —  $\bar{x}\bar{y}$ . При объединении вых. 3 и 4 получаем  $(x\bar{y})\sqrt{xy} = (x\bar{y}\sqrt{\bar{x}y})\sqrt{xy} = x\bar{y}\sqrt{xy}\sqrt{\bar{x}y}\sqrt{xy} = x(\bar{y}\sqrt{y})\sqrt{y}(\bar{x}\sqrt{x}) = x\sqrt{y}$ .  
 Выдача результатов производится за три такта, т. е. за один период работы устройства.

## 6.2. Основные особенности интегральных схем на S-элементах

Схемы на S-элементах имеют ряд общих свойств со всеми ИС. В частности, шины питания, нагрузочные резисторы, шины запрета, возбуждения, контактные площадки располагаются на поверхности полупроводниковой пластины и их пересечение невозможно без дополнительной изоляции. Однако ИС на S-элементах имеют и ряд существенных особенностей, связанных с использованием в них объемной активной связи.

1. Разрешающие связи между элементами могут быть реализованы соответствующим геометрическим расположением активных элементов на пластине полупроводника.

2. Разветвление по выходу (свыше 10) также реализуется размещением выходных диодов на соответствующих расстояниях от основного.

3. Возможна подача входных сигналов с помощью запрещающих соединений. Такая возможность обеспечивается применением «промодулированных», т. е. всегда включенных (в определенном такте питания), диодов.

4. Разветвление по входу может быть реализовано очень большим благодаря использованию для подачи входных сигналов запрещающих соединений (в экспериментальных образцах оно превышало 60—70).

5. Высокая помехозащищенность схем благодаря использованию в них пороговых свойств S-элементов.

6. В работе схемы принимает участие практически весь объем полупроводника, причем возникающие электрические поля малы и достаточно далеки от области, в которой проявляются эффекты сильного поля. Это существенно повышает стабильность и надежность схем.

7. В ИС на S-элементах легко реализуется резервирование на уровне активных элементов, что может быть использовано для существенного повышения надежности и процента выхода годных ИС.

8. S-элементы формируют стандартные сигналы, распространяющиеся без затухания с достаточно постоянной скоростью в пределах от  $\sim 1$  до  $10^2$  м/с.

9. Все схемы строятся с использованием одного активного элемента, в котором только один  $p-n$ -переход. При этом  $p-n$ -переход включен в прямом направлении и играет роль только источника неравновесных носителей (типа катода в лампах). Это обеспечивает меньшую зависимость параметров схем от технологического разброса и, следовательно, принципиально больший процент выхода годных и большую надежность.

10. Объемные связи проходят в другой плоскости и поэтому не контактируют при пересечении с шинами питания и другими элементами схемы, расположенными на поверхности, что исключает необходимость их изоляции. Точно так же не требуют изоляции между собой и активные элементы. Все это обеспечивает большую плотность размещения элементов в схеме.

11. Питание схемы принципиально возможно осуществить от одного общего источника. На поверхность полупроводника выходит только один электрод от активного элемента в отличие от трех в схемах на биполярных транзисторах. Возможно, в принципе, даже питание от одного источника.

12. Простая реализация настройки схемы при помощи управляющих входов. Для реализации нуля достаточно разомкнуть соответствующий контакт, а для реализации единицы замкнуть его.

### 6.3. Входные элементы БИС

Как уже отмечалось выше, входные сигналы удобнее подавать с помощью запрещающих связей. Для повышения их надежности в схеме запускающего сигнала (в схеме *A*) используется диод с приоритетом по включению (рис. 6.3). Выходной сигнал схемы *A* формируется диодом *D4*. Состояние *D4* описывается логической переменной *a*. Включенному состоянию *D4* соответствует значение  $a=1$ , выключенному  $a=0$ .

Диод *D1* служит для передачи выходного сигнала на схему *B*. *D3* всегда включен («промодулирован») в такте  $E_n$  (рис. 6.4) и служит для включения *D5* (входного диода схемы *B* через *D2*). *D1* и *D2*, таким образом, связаны запрещающей связью, позволяющей передавать

сигнал с  $D3$  на  $D5$  лишь в том случае, когда на  $D1$  не поступил сигнал с  $D4$ . Таким образом, состояние  $D2$ , а тем самым и  $D5$  описывается логической функцией  $y = a$ .




Рис. 6.3. Схема запрета с приоритетом по включению (а) и ВАХ диодов  $D2-D5$  (кривая I) и диода  $D1$  (II) и нагрузочные прямые диодов  $D1, D2, D4, D5$  (III) и диода  $D3$  (IV) (б)




Рис. 6.4. Диаграмма тактового питания




Рис. 6.5. Схема модуля  $P$  на  $S$ -диодах с приоритетом по включению  $Z$

Характерной особенностью сложных логических функций является то, что одна и та же логическая переменная и ее отрицание входят в несколько слагаемых или в несколько множителей в зависимости от записи функций в дизъюнктивной или конъюнктивной форме. По этой причине при подаче сигнала на схему необходимо его размножение. В качестве схемы для размножения сигналов может быть использована схема модуля  $P$ , представленная на рис. 6.5. Заштрихованным кружком обозначают всегда включенный диод, диоды  $D3, D5$  имеют приоритет по включению. Треугольниками обозначены контактные площадки (одна входная и 16 выходных).



Рассмотрим работу модуля  $P$ . Пусть в некоторый момент времени на  $D1$  подано надпороговое напряжение  $E_n$  (рис. 6.4), включающее его. При подаче на  $D2$  напряжения  $E_{n1}$  (в первом такте) он может включиться лишь при условии, что на его входной контакт сигнал не поступит, т. е. связанная со входом схемы логическая переменная  $a=0$ .

Во втором такте подается напряжение  $E_{n2}$  на  $D3$ — $D6$ . Диод  $D1$  при этом все еще остается включенным так же, как и  $D2$  (если  $a=0$ ). Диод  $D1$  связан по объему с  $D4$ — $D6$  и изменяет их ВАХ, а  $D2$  изменяет ВАХ диодов  $D3$  и  $D5$ . Диод  $D3$  связан запрещающей связью с  $D4$ , а  $D5$ —с  $D6$ , причем  $D3$  и  $D5$  обладают приоритетом по включению. Поэтому происходит включение  $D3$  и  $D5$ , а  $D4$  и  $D6$  включиться не могут. Вследствие этого при подаче в третьем такте питания  $E_{n3}$  через выходные контактные площадки (на рис. не показано)  $D7$  (восемь штук) остаются не включенными, а группа диодов  $D8$  (восемь штук) включается.

Таким образом,  $D7$  формирует логическую переменную  $b=0$ , а  $D8$ —переменную  $c=1$ . Если же на вход подана переменная  $a=1$ , то аналогично можно показать, что  $b=1$ ,  $c=0$ . Итак, состояние диодов  $D7$  описывается формулой  $b=\bar{a}$ , а диодов  $D8$ —формулой  $c=\bar{a}$ .

При необходимости можно получить выходные сигналы модуля  $P$  не в третьем такте, а в первом, поместив дополнительные диоды для задержки сигнала между  $D2$  и  $D3$ ,  $D5$  и между диодами  $D1$  и  $D4$ ,  $D6$ . Так как в этом случае  $D3$ — $D6$  будут разнесены друг от друга на большие расстояния, то вокруг них можно сгруппировать больше выходных диодов примерно вдвое, т. е. можно будет иметь не 16, а 32 выхода модуля  $P$ .

#### 6.4. Логические модули

Для реализации логических операций был разработан модуль  $Z$ , схема которого представлена на рис. 6.6. Схема имеет 12 входных контактных площадок  $1, 2, \dots, 12$ , выходную контактную площадку  $z$  и содержит 19 S-элементов и 13 резисторов. Схема тактового питания этого модуля такая же, как и приведенная на рис. 6.4.

Диод  $D1$  подключен к источнику напряжения  $E_n$  и является «промодулированным». Диоды  $Dk$  ( $k=2, 3, \dots, 13$ ) подключены к источнику питания  $E_{n3}$ . Напряже-

ние на диод  $D1$  подается раньше, чем импульс  $E_{пз}$  поступит на диоды  $Dk$ . К приходу последнего диод  $D1$  будет уже включен и через объемную связь изменит ВАХ диодов  $Dk$ . Однако в результате этого воздействия на ВАХ включатся не все диоды, а только те из них, на входы которых не поданы входные сигналы (диоды, формирующие входные сигналы, обладают приоритетом).




Рис. 6.6. Схема модуля  $Z$

Пусть, например, на диод  $D2$  такие сигналы не поступили. В этом случае  $D14$  при подаче напряжения  $E_{п1}$  через контакт  $Z$  включится независимо от наличия сигналов на входах других диодов ( $D3—D13$ ). Это соответствует значению сигнала  $Z=1$ . Только если на вход всех диодов ( $D2—D13$ ) поступят сигналы, выходной сигнал  $Z=0$ .

Таким образом, если на входы диодов  $Dk$  поступят сигналы  $x_{k1}, x_{k2}, \dots, x_{kn}$  (число  $n_k$  может достигать нескольких десятков), то на выходной площадке  $Z$  сформируется сигнал

$$Z = \bigvee_{k=2}^{13} \bar{x}_{k1} \cdot \bar{x}_{k2} \cdot \dots \cdot \bar{x}_{kn}.$$

В этом случае если число слагаемых дизъюнктивной функции, реализуемой на модуле  $Z$ , меньше 12, то на диоды, не участвующие в формировании функции, напряжение подаваться не должно. Их контактные площадки должны быть заземлены через небольшие резисторы.

### 6.5. Большие интегральные схемы

БИС можно синтезировать либо из исходных элементов непосредственно, либо из достаточно сложных универсальных модулей.

Табл. 6.2 поясняет работу множительного устройства в остаточных классах по основанию 7. Множителям ставятся в соответствие их двоичные эквиваленты:  $4x+2y+z$  и  $4x_1+2y_1+z_1$ , а произведению  $4x_2+2y_2+z_2$ . Остаток от деления произведения двух чисел на число 7 помещен в клетке, расположенной на пересечении строки и столбца, в которых записаны сомножители.

Таблица 6.2

Значения остатков от деления произведения двух сомножителей

| Сомно-<br>житель | 000 | 001 | 010 | 011 | 100 | 101 | 110 |
|------------------|-----|-----|-----|-----|-----|-----|-----|
| 000              | 000 | 000 | 000 | 000 | 000 | 000 | 000 |
| 001              | 000 | 001 | 010 | 011 | 100 | 101 | 110 |
| 010              | 000 | 010 | 100 | 110 | 001 | 011 | 101 |
| 011              | 000 | 011 | 110 | 011 | 101 | 001 | 100 |
| 100              | 000 | 100 | 001 | 010 | 010 | 110 | 011 |
| 101              | 000 | 101 | 011 | 001 | 110 | 100 | 010 |
| 110              | 000 | 111 | 101 | 100 | 011 | 010 | 001 |

Исходя из данных таблицы получаем следующие логические формулы для вычисления соответствующих разрядов произведения:

$$\begin{aligned}
 x_2 &= \overline{x} \overline{y} \overline{y_1} \overline{z_1} \vee \overline{x} z \overline{x_1} \overline{z_1} \vee x \overline{y} \overline{y_1} \overline{z_1} \vee \\
 &\quad \vee x \overline{z} \overline{x_1} \overline{z_1} \vee y \overline{z_1} \overline{x_1} y_1 \vee \overline{y} \overline{z} \overline{x_1} y_1, \\
 y_2 &= \overline{x} y \overline{x_1} \overline{z_1} \vee y \overline{z} \overline{y_1} \overline{z_1} \vee x \overline{z} \overline{x_1} y_1 \vee \\
 &\quad \vee \overline{y} \overline{z} \overline{y_1} \overline{z_1} \vee x \overline{y} \overline{x_1} \overline{z_1} \vee x \overline{z} \overline{x_1} y_1, \\
 z_2 &= \overline{x} \overline{z} \overline{y_1} \overline{z_1} \vee \overline{y} \overline{z} \overline{x_1} \overline{z_1} \vee x \overline{y} \overline{x_1} y \vee \\
 &\quad \vee x \overline{z} \overline{y_1} \overline{z_1} \vee x y \overline{x_1} y_1 \vee y \overline{z} \overline{x_1} \overline{z_1}.
 \end{aligned}$$

Основные трудности в реализации ИС возникают из-за необходимости пересечений соединений, ведущих к мо-

дулям. Для повышения процента выхода годных БИС такого типа на полупроводниковой пластине должно изготавливаться некоторое количество резервных модулей  $P$ , которые будут использоваться вместо негодных. Это же обеспечивает возможность восстановления работоспособности схемы при выходе из строя элементов в процессе работы.

Использование модулей  $P$  совместно с модулями  $Z$  в логических устройствах возможно в виде БИС, состоящих из чередующихся рядов этих модулей.

Между этими рядами должна размещаться двуслойная матрица вертикальной и горизонтальной разводки: в первом слое горизонтальная, во втором — вертикальная (рис. 6.7). Вертикальные проводники подключены ко всем выходам модуля  $P$  и ко всем входам модуля  $Z$ : один проводник подсоединяется либо только к одному выходу модуля  $P$ , либо только к одному входу модуля  $Z$ . В точках пересечения горизонтальных и вертикальных проводников предусмотрена возможность их соединения при необходимости. Произ-




Рис. 6.7. Принципиальная схема БИС на S-приборах

ведя соответствующую коммутацию шин разводки, получим требуемые соединения в схеме (рис. 6.7). Проектирование схемы сводится к указанию координат точек пересечения, которые необходимо закоротить. На рис. 6.7 для наглядности от каждого модуля  $P$  проведено только по две вертикальных выходных шины (вместо 16) и к каждому модулю  $Z$  проведено по две вертикальных входных шины (вместо 12).

Число модулей в строке, число рядов и горизонтальных шин определяются допустимыми размерами кристалла полуизолятора. Создание БИС на S-элементах

возможно и на другой основе, например на однородных структурах [81]. Возможно конструирование ячеек, обладающих не только логическими функциями, но и способных запоминать информацию, а также выполнять роль соединительных узлов в однородных структурах. На S-элементах возможно создание универсальных ячеек вычислительных сред.

Другим вариантом создания сложных устройств на S-элементах может быть использование их «коллективного поведения». Представим, что на пластине полупроводника в узлах некоторой правильной решетки (рис. 6.8)




Рис. 6.8. Распространение возбуждения в однородной БИС из S-приборов:  $t_2 > t_1$

сформированы S-элементы на таких расстояниях друг от друга, что в зоне активной связи находятся только элементы ближайшего окружения. Тогда при возбуждении некоторого элемента, например  $a$ , появляется волна возбуждения, равномерно распространяющаяся во все стороны. Если на пути такой волны не встречается диодов, на включение которых наложен запрет, то фронт включения будет описываться окружностью. Устанавливая запрещающие связи между отдельными диодами, можно запретить прохождение сигналов через определенные ячейки или в определенных направлениях. С другой стороны, возможна подача возбуждений не на один элемент, а на несколько либо одновременно, либо по определенному закону. Выходные диоды могут быть расположены как на границе пластины, так и в ее центральных участках. Задавая определенный закон в подаче запрещающих связей и возбуждений, можно реализовать любые логические функции и обрабатывать информацию по определенным законам. Такой метод обработки называется «интерференционным».

## 7. ОСОБЕННОСТИ ПОСТРОЕНИЯ ФУНКЦИОНАЛЬНЫХ СХЕМ НА S-ЭЛЕМЕНТАХ РАЗЛИЧНОГО ТИПА

### 7.1. Функциональные схемы на однопереходных транзисторах

Схема бинарного счетчика [82], основанного на взаимодействии двух ОПТ с общими базовыми областями и общими омическими контактами, представлена на рис. 7.1. Этот прибор работает как триггер. В работе [83] описан счетчик, содержащий 10 сплавных эмиттерных  $p$ - $n$ -переходов, расположенных на равных расстояниях друг от друга. Эти переходы могут включаться поочередно друг за другом. Однако из-за трудноконтролируемых технологических параметров величина связи была слабо управляемой и распространялась часто на два и более  $p$ - $n$ -переходов, которые нередко срабатывали одновременно.




Рис. 7.1. Бинарный счетчик на однопереходном транзисторе




Рис. 7.2. Сдвиговый регистр на однопереходных транзисторах

Применение эпитаксиальных структур и современных методов изоляции приборов позволило получить быстродействующие мало-мощные ОПТ с высокой плотностью монтажа. Матрица из ОПТ может быть получена как с общим эмиттерным  $p$ - $n$ -переходом, так и с изолированной эмиттерной областью. Изоляция может быть осуществлена с помощью дополнительного  $p$ - $n$ -перехода, создаваемого диффузией примеси  $n$ -типа в тонкий эпитаксиальный слой  $p$ -типа проводимости. В настоящее время достигнуты такие параметры ОПТ: время переключения из открытого состояния в закрытое  $< 20$  нс, рассеиваемая мощность  $\sim 1$  мВт, напряжение включения 3 В.

Для построения сдвигового регистра предлагается [84] использовать линейку ОПТ с общим эмиттером, связанных между собой по объему (рис. 7.2). Сдвиг записанной информации в таком регистре осуществляется с помощью 3-тактного синхронизирующего питания. В экспериментальных образцах ОПТ имели площадь  $125 \text{ мкм}^2$ , рассеиваемую мощность 1 мВт и быстродействие, сравнимое с быстродействием биполярных транзисторов.

В работе [85] описан триггер, работающий на частотах до 100 кГц. В нем использованы связанные активной связью кремниевые ОПТ, изготовленные на основе обращенных эпитаксиальных структур.

## 7.2. Интегральные схемы на модуляционных транзисторах

В отличие от ОПТ, имеющего три электрода, в модуляционных транзисторах аналогичные характеристики реализуются в двухэлектродном исполнении.

Возможность включения в схему третьего вывода от активной структуры наряду с объемной активной связью в ряде случаев позволяет расширить функциональные возможности схем. В частности, этот вывод может быть использован для регулирования скорости распространения сигнала в линиях передачи, для регулирования или коррекции напряжений включения, для передачи сигналов между удаленными и не связанными объемной связью элементами ИС, для создания приоритета по включению и т. д.

В схемах на модуляционных транзисторах упрощается реализация запрещенных связей благодаря простоте изменения  $U_{вкл}$  посредством варьирования величины шунтирующего резистора. Структуру с меньшим  $U_{вкл}$  удобно использовать в качестве запрещающего элемента (рис. 7.3).




Рис. 7.3. Схема запрета на модуляционных транзисторах

При отсутствии утечки ( $r_{ш} = \infty$ ) ВАХ модуляционного транзистора превращается в прямую ветвь обычного диода, т. е. такой элемент находится во «всегда включенном состоянии». Он является генератором логической «1».

В экспериментальных образцах схем на модуляционных транзисторах шаг был 130 мкм, «утечка» создавалась подключением параллельно  $p-n$ -переходу шунтирующих резисторов, изготовленных на поверхности окисной пленки напылением кермета (рис. 7.4). Величина их номиналов была в пределах 1—10 кОм. Изготавливались они в едином технологическом процессе с нагрузочными резисторами. Для создания схем использовался кремний с удельным сопротивлением 1—2 кОм·см. Площадь  $p-n$ -переходов была  $10^{-5}$  см<sup>2</sup>, площадь базовой  $p^+$ -области  $10^{-4}$  см<sup>2</sup>. S-элементы имели следующие параметры:  $U_{\text{вкл}} \approx 25$  В,  $U_{\text{выкл}} \approx 1,5$  В,  $I_{\text{вкл}} = 100$ —200 мкА. При увеличении скорости нарастания фронта импульса до  $10^7$ — $10^9$  В/с напряжение включения снижалось до 10—15 В. Минимальное время включения было 100 нс. Время выключения зависит от величины протекающего в открытом состоянии тока и от величины нагрузочного резистора. Обычно оно составляло 1—5 мкс.




Рис. 7.4. Шунтирование  $p-n$ -перехода модуляционного транзистора пленочным резистором

В линиях задержки использовался кремний с удельным сопротивлением 22 кОм·см и временем жизни носителей в готовой структуре 13 мкс. В гибридном исполнении линии с шагом 0,5 мм, сопротивлению нагрузочного резистора 18 кОм и емкостью конденсатора 51 пФ задержка на элемент составляла 100—200 мкс.

На модуляционных транзисторах был изготовлен сдвиговый регистр [86, 87] с четырехтактным питанием на 64 бит (рис. 7.5). В регистре используется четырехтактное импульсное питание.

В интегральном регистре расстояние между сильнолегированными базами соседних транзисторов выбиралось равным 30 мкм. Величины нагрузочных и шунтирующих резисторов были одинаковыми и равными 1,8 кОм. Амплитуда питающих импульсов составляет



4—5 В и выбирается меньшей напряжения включения  $U_{\text{вкл}}$  модуляционных транзисторов ( $U_{\text{вкл}} = 8—12$  В), т. е. при подаче тактового импульса питания транзисторы остаются в выключенном состоянии с низкой проводимостью, если отсутствует запускающий импульс; на эмиттерах транзисторов при этом будет высокий потенциал (относительно коллектора), что соответствует значению «0» выходного сигнала. Длительность тактовых импульсов составляет 0,5—2 мкс, время задержки  $t_s = 0,1$  мкс. Максимальная тактовая частота составляла 1 МГц, причем сдвиговый регистр работал в температурном диапазоне от  $-10$  до  $+70^\circ\text{C}$ .




Рис. 7.5. Разрез интегральной структуры прямого четырехтактного сдвигового регистра на модуляционных транзисторах

Шаг одного разряда может быть уменьшен до 10—20 мкм, как в ПЗС. Применение изопланарной технологии приведет к уменьшению площади, занимаемой одним разрядом сдвигового регистра, до 100—1000 мкм<sup>2</sup>, что позволит использовать такие регистры в запоминающих устройствах последовательного типа большой емкости (4К—16К).

В рассмотренном регистре на модуляционных транзисторах осуществляется статический перенос информации, что дает возможность сочетать высокую быстродействие (в «перевернутых» регистрах) с очень длительным (практически неограниченным) хранением информации, в отличие от регистров с динамическим переносом на ПЗС и биполярных приборах [89—93]. Помимо отсутствия ограничения по рабочей частоте снизу и деградации сигнала, имеющих место в ПЗС, важным пре-

имуществом сдвигового регистра на S-элементах является простое совмещение его на одном кристалле с функциональными логическими схемами, в частности, за счет возможности объединения и разветвления активного импульса, а также применения разрешающих и запрещающих связей. При этом наряду с высокой функциональной плотностью (за счет обработки информации в объеме полупроводника) при дрейфовом механизме активной связи обеспечивается существенно большее быстроедействие, чем в ИС с перехватом тока [94, 95].

«Перевернутые» регистры на модуляционных транзисторах по напряжению питания и логическим уровням совместимы с ТТЛ-схемами и логическими схемами с инжекционным питанием. Поскольку модуляционные транзисторы изготавливаются на высокоомном материале, то они обладают большой фоточувствительностью [96, 97] и на их основе, также как и на основе других элементов с S-образной вольтамперной характеристикой, возможно создание твердотельных преобразователей изображения совместно с устройством развертки на одной монокристаллической пластине.

Модуляционные транзисторы могут быть использованы и для создания устройств памяти.

Накопитель экспериментально исследованного ЗУ [98] представлял собой матрицу из  $4 \times 4$  ячеек памяти (рис. 7.6); в нем можно записать 4 четырехразрядных числа. Столбцы накопителя образованы структурами, изготовленными в одном кристалле полупроводника. Сопротивление нагрузочных резисторов выбирается таким, чтобы обеспечить, с одной стороны, бистабильный режим работы модуляционного транзистора (с S-образной ВАХ) в любой ячейке памяти, а с другой — развязку между строками и столбцами накопителя. Амплитуда питающих импульсов выбирается так, чтобы амплитуда импульсов  $U_{\text{п}}$  была меньше напряжения включения  $U_{\text{вкл}}$ . Пауза между импульсами  $t_{\text{п}}$  выбирается меньше времени выключения модуляционного транзистора, зависящего от протекающего через него тока во включенном состоянии.

Для записи числа на числовую шину  $X_i$  и разрядные шины  $Y_j$  подаются импульсы длительностью  $t_3$ , большей времени включения транзисторов, приводящие к появлению на них в требуемых ячейках памяти данной строки импульсов с амплитудой  $U_i$  и  $U_j$  соответственно, причем должны выполняться условия

$$U_{\text{п}} + U_i + U_j \geq U_{\text{вкл}}, \quad U_{\text{п}} + U_i < U_{\text{вкл}}, \quad U_{\text{п}} + U_j < U_{\text{вкл}}.$$

Для стирания числа на числовую шину подается импульс обратной полярности с амплитудой  $U_{\text{ст}}$  и длительностью  $t_{\text{ст}}$ , при этом  $U_{\text{п}} - U_{\text{ст}} < U_{\text{выкл}}$ ,  $t_{\text{ст}} > \tau_{\text{выкл}}$ .

Для считывания информации в паузе между питающими импульсами на числовую шину подается прямой импульс с амплиту-

дой  $U_{сч}$  и длительностью  $t_{сч}$ , причем должно быть  $U_{сч} < U_{вкл}$ . Если в ячейке памяти был записан «0», то такой импульс составляет модуляционный транзистор в выключенном состоянии с низкой проводимостью и, следовательно, выходной сигнал, выделяемый на резисторе  $r_c$ , будет очень мал. Если же в ячейке памяти была записана «1», т. е. модуляционный транзистор находился во включенном состоянии с высокой проводимостью, то через него пройдет




Рис. 7.6. Накопитель ЗУ на модуляционных транзисторах

большой ток; при этом на резисторе  $r_c$  будет выделен большой сигнал. Проводимость модуляционного транзистора пропорциональна величине избыточного заряда неосновных носителей, накопленного в высокоомной базе. Поскольку в паузе между импульсами питания избыточный заряд вследствие рекомбинации экспоненциально уменьшается во времени, а величина начального избыточного заряда пропорциональна прямому току через транзистор, то выходной сигнал, соответствующий сигналу «1», будет тем больше, чем меньше время  $t_{зс}$  между окончанием питающего импульса и моментом подачи считывающего импульса и чем больше ток через транзистор во включенном состоянии. Импульсы записи, считывания и стирания подаются только при соответствующих тактах.

Длительности импульсов выбирались разными:  $t_n=9$  мкс,  $t_{ст}=5$  мкс,  $t_3=1$  мкс,  $t_{сч}=1$  мкс. Полное время цикла составляло  $T = t_n + t_n = 12$  мкс, время считывания 0,8 мкс.

Благодаря простой регулировке напряжения включения в широких пределах (1—100 В) на основе модуляционных транзисторов легко могут быть реализованы многопороговые устройства [99, 100], в которых  $U_{\text{вкл}}$  от прибора к прибору изменяется по заданному закону. Такие устройства могут использоваться в ячейках памяти и в аналого-цифровых преобразователях.

### 7.3. Интегральные схемы на основе $p-n-p-n$ -структур

Одной из первых функциональных схем на элементах с отрицательным сопротивлением был сдвиговый регистр [102] на  $p-n-p-n$ -структурах. Сдвиг информации осуществляется либо трехтактным питанием, либо магнитным полем (при двухтактном питании) или электрическим (при одноктактном питании).

Схема 10-разрядного сдвигового регистра [103] приведена на рис. 7.7. Он реализован в виде ИС и имеет одну общую  $p$ -об-





Рис. 7.7. Сдвиговый регистр на основе  $p-n-p-n$ -структур

ласть. Сдвиг информации осуществляется продольным электрическим полем. Запись чисел в регистр производится либо подачей сигнала на управляющий электрод, либо увеличением напряжения питания выше порогового значения. В первом случае возможна как последовательная, так и параллельная запись.

На основе изолированных тиристоров может быть изготовлен двухтактный сдвиговый регистр статического типа [104]. На один разряд такого тиристорно-транзисторного регистра приходится, помимо двух тиристоров, четыре  $n-p-n$ -транзистора и два нагрузочных резистора (рис. 7.8). Сопротивление последних выбирается так, чтобы обеспечить бистабильный режим работы каждого тиристора, и может быть достаточно малым (2 кОм), что упрощает реализацию резисторов в ИС и обеспечивает информационную плотность 21 бит/мм<sup>2</sup> (на тестовом кристалле размером 1,4×1,8 мм<sup>2</sup> размещался сдвиговый регистр, содержащий 22 двоичных разряда). Тактовые импульсы поступают на базы тиристоров через эмиттерные повторители, что позволяет уменьшить выходную мощность генераторов тактированного питания. Достаточно высокое быстродействие схемы (время вклю-

чения менее 50 нс) обеспечивается тем, что при выключении тиристора один из его эмиттерных переходов смещается в обратном направлении; электрическое поле способствует движению избыточных носителей заряда к тонкой базе  $p$ -типа, время жизни в которой меньше, чем в толстой базе  $n$ -типа. При напряжении питания 1,1 В и средней рассеиваемой мощности 100 мкВт/бит максимальная рабочая частота составляла 11 МГц, наибольшая амплитуда тактовых импульсов 5 В.



Рит. 7.8. Двухтактный сдвиговый регистр статического типа на основе изолированных тиристоров

В сдвиговом регистре, описанном в [78, 105], каждая структура работает как двухполюсник с объемной связью. Шаг размещения структур 20 мкм, размер коллектора  $9 \times 9$  мкм. Вся структура создается двумя диффузиями. Регистр работает от источника питания 5 В, средняя потребляемая мощность 1 МВт на 1 бит информации, скорость передачи информации 10 МГц. Питание использовалось трехтактное. Поскольку четырехслойные структуры обладают высокой чувствительностью к свету, возможна реализация оптического управления. Наиболее привлекательно использование таких регист-

ров для создания ЗУ большой емкости и для формирования сигналов изображения. В случае применения диэлектрической изоляции можно обеспечить функциональную плотность 900 бит/мм<sup>2</sup> [106], что в несколько раз превышает функциональную плотность схем на основе стандартных инжекционных вентилях (И<sup>2</sup>Л) [107].

Поскольку магнитное поле влияет на распределение носителей заряда, то его можно использовать для изменения степени активной связи. При наложении перпендикулярно нейристорной цепочке магнитного поля, эффективная скорость распространения сигнала изменялась от  $4,1 \cdot 10^4$  до  $7,1 \cdot 10^4$  см  $\cdot$  с<sup>-1</sup> [108].

В работе [109] описан мультивибратор, состоящий из двух тиристоров, охваченных активной связью. Между ними располагается омический управляющий электрод. Напряжение питания на *p*-эмиттеры подается через общий нагрузочный резистор. Запускающее напряжение, подаваемое на управляющий электрод, приводит к поочередному переключению тиристоров из выключенного во включенное состояние. Изменяя сопротивление резистора связи  $R_c$ , можно обеспечить три режима работы рассматриваемого устройства: режим с двумя устойчивыми состояниями (триггер), с одним устойчивым состоянием (одновибратор) и режим самовозбуждения (автогенератор). При изменении  $R_c$  от 10 до 21 кОм частота переброса триггера изменяется от 0 до 450 кГц. При значениях  $R_c = 21$ —35 кОм мультивибратор имеет одно устойчивое состояние. При больших значениях сопротивления связи схема самовозбуждается с частотой около 150 кГц. Емкость конденсатора связи выбиралась больше 180 пФ.

В работе [110] описано запоминающее устройство, представляющее собой матрицу последовательно соединенных двухэлектродных S-элементов с нагрузочными резисторами. В ЗУ, предложенном в [111], ячейка памяти состоит из двухэмиттерного тиристора, транзистора и двух резисторов. Для повышения быстродействия в каждой тиристорной ячейке памяти могут использоваться два тиристора [112], расположенные в отдельных изолированных карманах. Перекрестные связи между их базами обеспечивают устойчивое бистабильное состояние. На выключенное состояние тиристора в такой ячейке памяти не влияют помехи, которые могли бы привести к включению одиночного тиристора, например, резкий перепад напряжения на его аноде или одном из управляющих электродов.

В рассмотренной ячейке памяти не используется активная связь по объему полупроводника (рис. 7.9, *a*); вследствие этого каждый тиристор должен быть изолирован, что является серьезным недо-

статком, увеличивающим его размеры (площадь двухтиристорной ячейки памяти составляет 10—15 тыс. мкм<sup>2</sup>).

Один из путей устранения этого недостатка привел к появлению «сверхинтегрированной» ячейки памяти [113, 114], в которой фактически используются также две четырехслойные  $p-n-p-n$ -структуры, работающие в режиме, отличающемся от тиристорного. Активная связь в «сверхинтегрированной» ячейке памяти между  $p-n-p-n$ -структурами с общей базой  $n$ -типа (рис. 7.9, б) не является дополнительным информационным каналом, а используется лишь для питания переключающих двухколлекторных  $n-p-n$ -транзисторов. Информационная плотность составляет 200—500 бит/мм<sup>2</sup>.




Рис. 7.9. Разрез интегральной структуры ячейки памяти с изолированными тиристорами (а), «сверхинтегрированной» ячейки памяти (б) и триггера на основе двух  $p-n-p-n$ -структур в одном кармане (в)

Использование активной связи в ячейке памяти с «инжекционной связью» [115, 116] для записи и считывания позволяет резко увеличить информационную плотность до 500—1000 бит/мм<sup>2</sup> при использовании обычной планарной технологии и до 10 000 бит/мм<sup>2</sup> при использовании электронно-лучевых методов изготовления фотошаблонов и фотолитографии.

Активная связь в качестве информационного канала связи по объему полупроводника может заменять триггерную перекрестную связь (последняя выполняется с помощью токозедущих дорожек, расположенных на поверхности ИС). Применение этого принципа для реализации триггеров и ячеек памяти дает возможность обеспечить их малые размеры и одновременно осуществить тиристорный режим работы двух  $p-n-p-n$ -структур, выполненных в одном кармане полупроводника (рис. 7.9, в). Пере запись информации осуществляется за счет тянущего электрического поля, создаваемого в общей  $n$ -базе  $p-n-p-n$ -структур при подаче управляющих сигналов на разрядные линии. Триггерная ячейка подобного типа была предложена [117, 118] задолго до появления «сверхинтегрированной» ячейки памяти, хотя имеет с ней большое топологическое сходство.

Анализ неравновесных процессов в многослойных структурах с  $p-n$ -переходами [119] показал, что процессы перезарядки емкостей

в них затягиваются на времена, много большие времен жизни неравновесных носителей. В многослойной структуре в течение длительного времени сохраняется неравновесное состояние, для поддержания которого не требуется подача напряжения питания. Это позволяет существенно снизить потребляемые мощности за счет увеличения скважности импульсов, что и наблюдалось экспериментально. Такой физический механизм позволяет обеспечить, помимо статического, также динамический режим работы ячеек памяти, при котором неизменность записанной двоичной информации обеспечивается сохранением избыточного заряда неравновесных носителей [101, 120, 121]. Аналогичный физический механизм положен в основу динамического ОЗУ с информационной емкостью 4096 однобразных слов [122].

#### **7.4. Функциональные схемы с использованием эффекта шнуrowания тока**

Интересные применения открываются благодаря свойству диодных структур с характеристикой S-типа образовывать между контактами проводящий канал [123—128]. Возникновение такого канала связано с плазменным образованием шнуrowа тока и наблюдается при достаточно больших размерах прибора в S-диодах и  $p-n-p-n$ -структурах.

Шнуrow тока движется под действием магнитного поля. В работе [127] исследовалось поведение шнуrowа тока в поперечных магнитных полях на  $n^+-p-n-p$ -структурах с кольцевой геометрией  $p-n$ -переходов. При этом  $n^+$ -область в виде сплошного кольца располагалась в центре, а окружающая ее  $p$ -область (коллектора) была секционирована. Обнаружено, что при  $H > H_{кр}$  шуrowа тока непрерывно перемещается по структуре.

Возможность изготовления кремниевых структур со шуrowом тока и функциональных схем на основе планарно-диффузионной технологии и их функционирование при комнатной температуре представляет большой интерес для создания различного рода переключателей каналов. Изготовление приборов со шуrowом тока, излучающим свет (например, на основе арсенида и фосфида галлия), позволит создать устройство с перемещающимся в магнитном поле светящимся шуrowом.

## **8. ПРИНЦИПЫ ОРГАНИЗАЦИИ ЭВМ НА S-ЭЛЕМЕНТАХ**

---

### **8.1. Перспективные области применения вычислительных устройств на S-элементах**

В настоящее время имеется большое число задач в научной, промышленной, экономической и специальных областях, где вместо обычных ЭВМ более перспективно применение ассоциативных параллельных процессоров — АПП [129, 130]. Перспективность их использования возросла после развития БИС и создания микропроцессо-



ров. АПП представляет собой вычислительное устройство, выполняющее логические и арифметические операции одновременно над большим числом переменных и предназначенное для параллельной обработки больших массивов информации.

Высокое быстродействие в АПП обеспечивается структурными методами, что позволяет создавать большие устройства на относительно низкочастотных элементах и за счет этого реализовать большую динамическую помехоустойчивость и надежность. Это же обеспечивает снижение стоимости и повышение технологичности устройств.

К задачам, требующим параллельную обработку информации, относятся такие, как решение систем уравнений, распознавание различных объектов и структур, поиск данных, наблюдение за движущимися телами и т. д.

В АПП возможна такая организация обработки информации введением определенной избыточности, при которой отказ отдельных ее ячеек не нарушает нормального функционирования устройства в целом.

Для решения вышеперечисленных задач могут быть использованы и специализированные ЭВМ. Такая ЭВМ решает отдельный узкий класс задач, содержит относительно небольшое число элементов ( $\sim 10^3$ — $10^4$ ) и не требует большого быстродействия. Вычислительные устройства рассмотренных типов могут быть реализованы на ИС с применением S-приборов. Практически все узлы вычислителя могут быть выполнены на основе однотипных активных элементов, что делает возможным изготовление ЭВМ небольшой емкости на одном кристалле полупроводника [2, 7—10].

## 8.2. Структурная схема вычислителя

В качестве примера рассмотрим специализированную вычислительную машину последовательного действия, осуществляющую операцию приема, хранения, сдвига, сравнения, сложения, вычитания, умножения, выдачи 16-разрядных двоичных положительных чисел по программе, записанной в долговременном запоминающем устройстве (ДЗУ)—единственном блоке машины, выполненном не на S-приборах.

Сигналы от внешних датчиков, преобразованные в аналого-цифровом преобразователе (АЦП) в двоичный код, поступают на сдвиговый регистр преобразователя

(СРП) (рис. 8.1). ДЗУ выдает команду, которая поступает на сдвиговый регистр команд (СРК). Устройство управления (УУ) согласует действия узлов СРП и опе-




Рис. 8.1. Схема специализированного вычислителя

ративного запоминающего устройства (ОЗУ). Устройство управления состоит из двоичного счетчика, дешифратора команд, дешифратора ОЗУ и включает около десяти вентилях. ОЗУ состоит из шестнадцати 16-разрядных регистров динамического типа. Выходным узлом, связанным с регистрами преобразователя и команд, а также с узлом ОЗУ, является арифметическое устройство, собранное из трех регистров динамического типа и одноразрядного сумматора на 3 входа. Сигналы с выхода арифметического устройства поступают на внешние преобразователи, 3-тактный источник импульсов обеспечивает питание узлов вычислителя и одновременно синхронизирует работу ИС, узлов и всего устройства. Частота тактового питания определяется быстродействием S-приборов.




Рис. 8.2. Модуль вентиля

Принципиальная схема модуля вентиля (МВ) приведена на рис. 8.2. Входы схемы обозначены  $a$ ,  $b$ ,  $c$ ,  $d$ ,  $f$ .

Диод  $D1$  — возбуждающий,  $D2—D6$  — логические,  $D8—D18$  — выходные. С выходов схемы снимаются инвертированные сигналы: с  $D8$  и  $D9$  сигнал  $\bar{a}$ , с  $D10$  и  $D14$  сигнал  $\bar{b}$ , с  $D12$  и  $D13$  сигнал  $\bar{c}$ , с  $D14$  и  $D15$  сигнал  $\bar{d}$ , с  $D16—D18$  сигнал  $\bar{f}$ .

Все ИС изготовлены по микросплавной технологии из полупроводящего кремния, компенсированного золотом. Число элементов (S-диодов и резисторов) в схемах изменялось от 29 (в разветвителе) до 101 (в сдвиговом регистре). Полное число элементов, необходимое для построения вычислителя, — порядка  $2 \cdot 10^3$ .

### 8.3. Экспериментальное исследование ИС и арифметического узла вычислителя

Статические характеристики ( $U_{вкл}$ ,  $U_{ост}$ ,  $I_{вкл}$ ) выходных S-диодов измерялись непосредственно на кремниевой пластине с ИС. Результаты этих измерений приведены в табл. 8.1. Выход годных ИС с рабочим диапа-

Таблица 8.1

Параметры исследованных ИС на S-диодах

| Тип ИС                | Количество компонентов, шт | Размер кристалла, мм·мм | Измеренное количество ИС, шт | Рабочий диапазон по     |                |
|-----------------------|----------------------------|-------------------------|------------------------------|-------------------------|----------------|
|                       |                            |                         |                              | $\Delta U_B$            | $E_{п' B}$     |
|                       |                            |                         |                              | $0,5 \leq \Delta U < 1$ | $\Delta U > 1$ |
| Модуль сумматора (МС) | 31                         | $2 \times 1,6$          | 450                          | 60                      | 50             |
| Модуль счетчика (МСч) | 85                         | $2,75 \times 2,75$      | 82                           | 2                       | 5              |
| Модуль регистра (МР)  | 101                        | $2 \times 3,2$          | 107                          | 2                       | 7              |
| Разветвитель (Р)      | 29                         | $1,5 \times 1,5$        | 130                          | 6                       | 18             |

зоном  $\Delta U \geq 0,5$  В составил по кристаллам для сдвиговых регистров 10%, для модулей сумматора 25%. На основе изготовленных ИС был собран и исследован макет арифметического узла вычислителя. Схема макета представлена на рис. 8.3. Он состоит из одноразрядного сумматора на 3 входа  $\Sigma$ , двух 6-разрядных двоичных динамических регистров  $P_a$  и  $P_b$  (соответственно для чисел  $a$  и  $b$ ) и вспомогательного сдвигового регистра СР, собранного на серийных интегральных микросхемах. Всего в состав макета арифметического узла входит 5 кристаллов (два для регистров и три для сумматора), содержащих 123 S-диода и 109 резисторов.

Отрицательные импульсы сдвига для СР формируются дифференцированием импульсов тактового питания с последующим их детектированием. С выхода СР импуль-

сы поступают на вход транзистора  $T$ , работающего в режиме ключа. Коллектор транзистора через переключатель  $\Pi$  подключается к входной точке одного из регистров.




Рис. 8.3. Схема арифметического узла

При наличии на выходе СР состояния «1» ( $-0,4$  В) транзистор  $T$  запирается, поэтому входной диод регистра включается (так как он промодулирован возбуждающим диодом) при появлении на шине тактового импульса, т. е. в регистр записывается состояние «1». При наличии на выходе СР состояния «0» ( $+3,5$  В) транзистор  $T7$  полностью отпирается и шунтирует входной диод регистра, так что при появлении импульса питания на шине в регистре записывается состояние «0».

На осциллограммах рис. 8.4 представлены коды на выходе регистров (верхняя строка — выход  $P_a$ , под




Рис. 8.4. Осциллограммы входных и выходных кодов арифметического узла

ней — выход  $P_b$ ) и сумматора (нижняя строка — код суммы, над ней — код переноса). Импульс большой амплитуды соответствует состоянию «0», малой амплитуды — состоянию «1». Направление от младших разрядов к старшим — слева направо. Код суммы сдвинут на  $2/3$  периода вправо.

Для реализации макета арифметического узла и цифрового вычислителя были изготовлены и исследованы 167 динамических регистров, 8 сумматоров, 82 функционированные ячейки (для параллельного регистра и двоичного счетчика). Максимальная частота тактового питания 45 кГц, рабочий диапазон по амплитуде импульсов тактового питания  $8,2 \pm 0,5$  В; амплитуда импульсов тока через диод в состоянии «1» составляет 1,5—2,5 мА; потребляемая мощность 600 мВт, т. е. на один S-диод приходится в среднем 5 мВт; соотношение по току для состояний «1» и «0» составляет 10—20; импульсная помехоустойчивость возрастает с уменьшением длительности  $t_n$  импульсов помехи и составляет 6 В для  $t_n \leq 3$  мкс; статическая помехоустойчивость определяется рабочим диапазоном амплитуды тактовых импульсов питания, изменение (уход) рабочей амплитуды импульсов питания в диапазоне температур  $+10 \dots +30^\circ\text{C}$  составляет 0,05 на  $1^\circ\text{C}$ .

## **9. СХЕМОТЕХНИЧЕСКИЕ И ТЕХНОЛОГИЧЕСКИЕ ОСОБЕННОСТИ ИНТЕГРАЛЬНЫХ СХЕМ С ОБЪЕМНОЙ СВЯЗЬЮ НА ОСНОВЕ БИПОЛЯРНЫХ ТРАНЗИСТОРОВ И ПРИБОРОВ С ЗАРЯДОВОЙ СВЯЗЬЮ**

---

### **9.1. Логические схемы с инжекционным питанием**

Для современной интегральной электроники чрезвычайно важными задачами являются обеспечение высокой технологичности структур с целью получения максимального процента выхода годных и минимальной стоимости схем, имеющих первостепенное значение для создания БИС, расширение их функциональных возможностей и дальнейшее повышение быстродействия для создания высокопроизводительных вычислительных устройств. Интегральные схемы с инжекционным питанием (И<sup>2</sup>Л) в значительной степени удовлетворяют этим требованиям

[16, 131—135]. Высокая функциональная плотность этих схем обусловлена частичным применением активной связи по объему полупроводника, которая в И<sup>2</sup>Л-схемах используется для питания переключающих транзисторов. Уже разработанные БИС памяти и микропроцессоров по совокупности важнейших параметров превышают лучшие достижения МДП-технологии и схемотехники.

Стандартный И<sup>2</sup>Л-вентиль состоит из двух дополняющих транзисторов, один из которых включен по схеме с общим эмиттером и выполняет роль ключа, другой — по схеме с общей базой и служит для задания тока в переключающий транзистор, одновременно являясь его нелинейной нагрузкой.

Отличительной особенностью И<sup>2</sup>Л-схем является и то, что эпитаксиальная пленка *n*-типа с *n*<sup>+</sup>-подложкой (либо с *n*<sup>+</sup>-скрытым слоем в *p*-подложке) служит общим эмиттером всех переключающих транзисторов (рис. 9.1), тогда как в известных ТТЛ- и ЭСЛ-схемах эпитаксиальная пленка выполняет роль коллектора для отдельных транзисторов.

Наиболее простыми являются инжекционные схемы без изоляции (рис. 9.1). И<sup>2</sup>Л-вентиль такого типа изго-




Рис. 9.1. Топология (а) и разрез интегральной структуры (б) И<sup>2</sup>Л-схемы

тавляется с помощью двух диффузий (соответственно *p*- и *n*<sup>+</sup>-типа) в эпитаксиальной пленке *n*-типа, выращенной на *n*<sup>+</sup>-подложке. В самосовмещенной инжекционной логике (СИЛ) (рис. 9.2, а) ширина базы токостающего *p*—*n*—*p*-транзистора, получаемой последовательной диффузией фосфора и бора в одно и то же окно в нитриде

кремния, измеряется долями микрон. Это приводит к высоким значениям коэффициента усиления токозадающего транзистора  $\alpha^p$  и коэффициента  $\beta^n$ .

Дальнейшее усложнение технологии позволяет ввести в И<sup>2</sup>Л-вентиль диоды Шоттки в коллекторной (рис. 9.2, б) либо базовой (рис. 9.2, а) области переключающего  $n$ — $p$ — $n$ -транзистора. Достоинством И<sup>2</sup>Л-венти-




Рис. 9.2. Разрезы структур и эквивалентные электрические схемы инжекционных вентилях с входными базовыми (а) и выходными коллекторными (б) диодами Шоттки

лей с входными базовыми диодами Шоттки является возможность объединения входов у различных вентилях и возможность реализации логических схем в комбинированном базисе И—ИЛИ—НЕ. В И<sup>2</sup>Л-схемах без диодов Шоттки используется базис ИЛИ—НЕ либо И—НЕ [16, 136, 137]. В коллекторной или базовой области помимо шунтирующих диодов Шоттки могут располагаться одновременно и развязывающие диоды Шоттки (аналогично рис. 9.2) с меньшим прямым падением напряжения, чем у шунтирующего диода. В качестве переключающего транзистора можно также использовать быстродействующие транзисторы с металлическим коллектором (например,  $p$ — $n$ — $m$ -типа).

На рис. 9.3 приведена эквивалентная электрическая схема одной ячейки нейристора на основе И<sup>2</sup>Л-вентилей. Вход  $S$  и выход  $Q$  в этой схеме эквивалентны плазменному входу и выходу нейристора, содержащего один активный элемент (например,  $S$ -диод или модуляционный транзистор). Если схема находилась в невозбужденном

состоянии и запрещающий сигнал «1» на входе  $R$  отсутствовал, то при подаче на вход  $S$  сигнала «1» через некоторое время, определяемое временем переключения  $n-p-n$ -транзисторов и емкостью конденсатора  $C_1$ , на выходе  $Q$  появлялся сигнал «1», разрешающий включение следующего каскада нейристора (если его вход  $S$  связан с выходом  $Q$  предыдущего каскада). Длитель-




Рис. 9.3. Электрическая схема на основе И<sup>2</sup>Л-вентилей выполняющая функции одного каскада нейристора на S-приборах с активной связью

ность единичного сигнала на выходе  $Q$  определяется в основном емкостью  $C_2$ . Вход  $R$  и выход  $P$  эквивалентны гальваническому входу и выходу нейристора на S-приборах. Если на запрещающий вход  $R$  подан сигнал «1», то появление единичного сигнала на выходе  $Q$  оказывается невозможным. Если же на вход  $R$  подан сигнал «0», а на вход  $S$  сигнал «1», то при появлении сигнала «1» на выходе  $Q$  одновременно появляется сигнал «1» на запрещающем выходе  $P$ . Длительность единичного сигнала на выходе  $P$  будет определяться в основном емкостью  $C_3$ , причем обычно  $C_3 > C_2$ . Выход одного из каскадов соединяется со входом  $R$  другого каскада, включение которого должно быть запрещено при включении первого каскада.



При подаче на вход  $S$  сигнала «1» большой длительности на выходах  $Q$  и  $P$  генерируется последовательность единичных сигналов. Недостатком этой схемы, как и любой другой аналогичной схемы на биполярных или МДП-транзисторах, является ее сложность; при использовании И<sup>2</sup>Л-вентилей она содержит не менее 19 активных элементов (многоколлекторных переключающих  $n-p-n$ -транзисторов, совмещенных с токозадающими  $p-p-p$ -транзисторами). Аналогичные функции может выполнять всего один  $S$ -прибор с активной связью по общей базе.

## 9.2. Коллекторно-управляемые логические схемы

Недостатком И<sup>2</sup>Л-схем без входных базовых диодов Шоттки является наличие только одного входа у каждого вентиля. Этот недостаток устраняется в коллекторно-управляемых логических (КУЛ) схемах с перехватом тока [95]. КУЛ-схема выполняется по обычной интегральной технологии в изолированном с помощью раздвигательной диффузии кармане эпитаксиальной пленки  $n$ -типа, выращенной на  $p$ -подложке. Эмиттер, выходные и управляющие коллекторы формируются с помощью диффузии  $p$ -типа; под ними располагается  $n^+$ -скрытый слой.

На рис. 9.4 приведен разрез интегральной структуры КУЛ-схемы. Принцип действия КУЛ-схем основан на




Рис. 9.4. Разрез интегральной структуры КУЛ-схемы

перехвате тока основного коллектора  $K_0$  дополнительными управляющими коллекторами, расположенными между эмиттером и основным коллектором. причем эмиттер и все коллекторы имеют  $p$ -тип проводимости.

В качестве логических переменных в КУЛ-схемах могут выбираться токи или напряжения. В первом случае наличие тока через коллекторы соответствует «1», а его отсутствие — «0». Если в качестве логических переменных принимается напряжение, то его высокий уровень соответствует «1», а низкий «0». В КУЛ-схемах весьма просто реализуются комбинированные функции И—ИЛИ—НЕ посредством сочетания продольного и поперечного расположения управляющих коллекторов. Это обеспечивает высокую функциональную плотность (такую же, как у И<sup>2</sup>Л-схем).

Коллекторно-управляемые логические схемы имеют довольно большие времена переключения, связанные с инерционными свойствами горизонтальных  $p-n-p$ -транзисторов. Это ухудшает фактор качества КУЛ-схем, но одновременно существенно улучшает их динамическую помехозащищенность.

Значительное повышение функциональной плотности может быть достигнуто в инжекторно-управляемых логических (ИУЛ) схемах, представляющих собой гибриды КУЛ- и И<sup>2</sup>Л-схем. Особенностью ИУЛ-схем является наличие «инверсно»-включенного многоколлекторного  $n-p-n$ -транзистора, совмещенного с  $p-n-p$ -транзистором.

### 9.3. Приборы с зарядовой связью

Успехи в области технологии и исследования физических процессов в приповерхностном слое полупроводника привели к созданию одного из типов функциональных элементов — приборов с зарядовой связью (ПЗС) [89, 90, 140]. Принцип работы ПЗС основан на хранении заряда неосновных носителей в потенциальных ямах у поверхности полупроводника и на перемещении этого заряда при сдвиге потенциальных ям.

На рис. 9.5 приведен разрез структуры ПЗС с тремя затворами — металлическими электродами, расположенными на окисленной поверхности кремния  $n$ -типа. При подаче отрицательного напряжения  $U_1$  на один из затворов (левому




Рис. 9.5. Разрез интегральной структуры ПЗС с дополнительным МДП-транзистором для считывания

на рис. 9.5) в приповерхностном слое полупроводника образуется обедненная носителями заряда область, являющаяся потенциальной ямой для дырок. Если на ближайший соседний затвор подать более отрицательное напряжение  $U_2$ , то вследствие диффузии и образовавшегося электрического поля в приповерхностном слое полупроводника под электродами дырки будут перемещаться в более глубокую потенциальную яму.

Две диффузионные  $p$ -области справа на рис. 9.5 образуют МДП-транзистор и используются для считывания информации. Истоковая область смыкается с приповерхностной под вторым электродом и всегда находится под обратным смещением относительно подложки. При отсутствии заряда дырок в потенциальной яме под вторым электродом ток через МДП-транзистор не протекает. Если же в яме присутствует заряд, он собирается обратносмещенным  $p$ - $n$ -переходом и через МДП-транзистор протекает импульс тока, который подается в усилитель считывания.

Достоинством ПЗС является высокая функциональная плотность — порядка 1000 бит/мм<sup>2</sup>. Организация сдвиговых регистров и линий задержки на ПЗС имеет много общего с аналогичными устройствами на  $S$ -приборах с активной объемной связью. Метод выделения сигнала в ПЗС с помощью обратносмещенной  $p$ -области (либо с помощью барьера Шоттки) практически аналогичен методам выделения активного импульса в схемах на модуляционных транзисторах [15]. Необходимо указать, что в схемах с активной связью на основе изопланарных тиристоров [141, 142] либо мсдуляционных транзисторов с рекомбинационной утечкой [143] при таком же шаге размещения активных элементов, как в ПЗС (5—10 мкм), можно обеспечить функциональную плотность около 3000 бит/мм<sup>2</sup>. Максимальная частота работы ПЗС определяется скоростью передачи заряда из онды потенциальной ямы в другую, и при зазоре между затворами 2—3 мкм в обычных конструкциях ПЗС может достигать 10 МГц.

По сравнению со схемами на  $S$ -приборах, работающих, как и ПЗС, при тактированном импульсном питании, ПЗС имеют два недостатка. Во-первых, при передаче информации в них происходит уменьшение первоначального заряда из-за его неполного переноса и наличия поверхностных состояний на границе раздела полупроводник—диэлектрик. При этом чем больше пустых ям прошло по цепочке ПЗС до передачи требуемого заряда, тем большая часть дырок будет захвачена поверхностными состояниями. Такие особенности ограничивают длину цепочек ПЗС либо требуют создания дополнительных схем восстановления заряда, уменьшающих функциональную плотность. В нейристорах и сдвиговых регистрах на  $S$ -приборах с активной связью распространяется сигнал стандартной формы без затухания, т. е. эффективность переноса информации составляет 100%. Во-вторых, в ПЗС осуществляется динамический перенос информации, что ограничивает частоту снизу. Действительно, в полупроводнике всегда присутствуют равновесные носители заряда и имеет место процесс термогенерации носителей. Поэтому в потенциальной яме помимо «записанного» в ней заряда дырок будут собираться дырки из объема полупроводника, что приведет к искажению первоначальной информации.

Основное ограничение на режим хранения в ПЗС заключается в том, чтобы заряд, накапливаемый за время хранения, был существенно меньше первоначально «записанного» заряда. Это означает,

что минимальная частота кремниевых ПЗС не может быть сделана меньше нескольких десятков килогерц. В схемах на S-приборах минимальная частота равна нулю; другими словами, тактовые импульсы питания в них могут быть остановлены на неограниченное время [145], что резко расширяет их функциональные возможности. Для осуществления статического переноса информации в сдвиговых регистрах в ТТЛ-, И<sup>2</sup>Л- или МДП-схемах требуется применять JK-триггеры, что снижает функциональную плотность по сравнению с S-приборами по крайней мере на 2 порядка.

Наконец, необходимо указать, что в функциональных схемах на S-приборах распространяющийся импульс является активным, поскольку в зависимости от логической структуры схем он может приводить к включению другого S-диода или запрету на его включение, т. е. осуществляет непосредственную обработку информации в S-приборах без добавления других элементов. В ПЗС для этого обязательно требуются дополнительные МДП-транзисторы.

## 10. СРАВНЕНИЕ ИНТЕГРАЛЬНЫХ СХЕМ С АКТИВНОЙ СВЯЗЬЮ НА S-ПРИБОРАХ С ТРАНЗИСТОРНЫМИ ИНТЕГРАЛЬНЫМИ СХЕМАМИ

---

### 10.1. Основные параметры интегральных схем

К числу основных параметров, характеризующих логические и схемотехнические возможности ИС, относятся: нагрузочная способность, коэффициент объединения по входу, быстродействие, потребляемая мощность и помехоустойчивость. Все эти параметры должны быть обеспечены в определенных диапазонах температур и допустимых изменений напряжения питания. Кроме перечисленных параметров, при оценке перспективности тех или иных ИС необходимо учитывать: реализуемую логическую функцию, технологичность и процент выхода годных ИС, надежность и живучесть, занимаемую площадь и степень интеграции, стоимость, а в ряде случаев и радиационную стойкость.

**Нагрузочная способность.** Требуемый коэффициент разветвления  $n$  в ИС на S-приборах реализуется выбором геометрии схемы. Для одноступенчатого варианта  $n > 10$ . Используя диоды первой ступени для возбуждения диодов следующей ступени, нагрузочную способность можно изменять в широких пределах. В ИС на биполярных транзисторах обычно  $n = 4-10$ , а для увеличения нагрузочной способности применяют буферные элементы. Нагрузочная способность МДП ИС зависит

от частотного диапазона и изменяется в пределах  $n = 10-100$ .

**Коэффициент объединения по входу.** Коэффициент объединения по входу  $m$  может быть порядка 100. В экспериментальных образцах S-диодных интегральных схем коэффициент  $m$ , характеризующий нагрузочную способность по входу, составлял 60—80. В существующих сериях транзисторных ИС, как правило,  $m = 2-6$ . Для увеличения числа входов используется специальный «логический расширитель».

**Быстродействие.** Применение быстродействующих S-приборов с временем переключения 10—50 нс (например, модуляционных транзисторов с тонкой базой  $\leq 10$  мкм, ОПТ, тиристоров) позволяет повысить быстродействие ИС и довести скорость передачи информации до 10 МГц и выше. Таким образом, по быстродействию ИС на S-приборах сравнимы со схемами на биполярных транзисторах. Кроме того, S-приборы работают на любой скорости ниже предельной, т. е. для них не существует нижнего предела по частоте, как для ПЗС.

**Потребляемая мощность.** Для создания ИС, конкурентоспособных с серийно выпускаемыми, необходимо использовать S-приборы с  $U_{\text{ост}} = 1$  В и  $I_{\text{выкл}} < 100$  мкА (например, диоды из кремния, компенсированного никелем, или арсенида галлия, легированного хромом). Мощность, потребляемая  $n-p-i$ -структурой, может быть существенно понижена при уменьшении ее геометрических размеров. Так, при  $d_2 = 10$  мкм, поперечном сечении структуры  $\sim 10^{-6}$  см<sup>2</sup> и  $\rho \geq 1$  кОм·см потребляемая мощность прибора составляет  $< 1$  мВт. Это достигается, как и в интегральных ОПТ, за счет использования обращенных эпитаксиальных структур с тонким высокоомным слоем на низкоомной подложке. При необходимости приборы (ИС) размещаются в карманах кремния, изолированных друг от друга  $p-n$ -переходом или другими изолирующими прослойками. Потребляемая мощность интегральных ОПТ и  $p-n-p-n$ -структур также меньше 1 мВт. Таким образом, для достигнутого в настоящее время уровня технологии фактор качества на S-приборах составляет 1—10 Дж.

**Помехоустойчивость.** Импульсная помехоустойчивость ИС на S-диодах повышается с уменьшением длительности импульсов. При  $t_n < \tau_{\text{выкл}}$  S-прибор не успе-

вает реагировать на импульс. В исследованных интегральных микросхемах из кремния, компенсированного золотом, импульсная помехоустойчивость для  $t_{и} \leq 3$  мкс составила 6 В.

Статическая помехоустойчивость ИС на биполярных транзисторах равна 0,3—1 В, на МДП-транзисторах 2—4 В. С помощью специальных мер помехоустойчивость диодно-транзисторных схем может быть повышена до 2—5 В.

**Логические возможности.** По числу используемых приборов схемы на S-диодах не сложнее, а по числу связей более экономичные, чем транзисторные. Схемы на S-приборах с большим числом переменных экономичнее транзисторных и по числу приборов. Так, например, логическая функция 12 переменных, равная 1, если сигнал прошел не менее, чем на 6 входов, реализуется на схеме из 223 S-диодов или 792 транзисторов. В СР на один разряд приходится меньшее число активных элементов, чем в транзисторных ИС.

Логически полную систему элементов составляют также триггеры, поэтому построение любых логических цепей возможно и на этой основе. Благодаря богатым функциональным свойствам S-приборов реализация триггеров, фототриггеров и других устройств очень проста, особенно по сравнению с транзисторными вариантами (рис. 10.1).




Рис. 10.1. Триггеры (а, б) и фототриггеры (в) на основе S-диодов

**Температурные свойства ИС на S-приборах.** При оценке температурной стабильности ИС на S-приборах с активной связью необходимо учитывать как температурную зависимость параметров вольт-амперной характеристики (в первую очередь  $U_{вкл}$ ), так и степени активной связи между S-приборами.

Исследованная в работе [111] интегральная ячейка памяти имеет хорошую температурную стабильность параметров в диапазоне от  $-60$  до  $+120^\circ\text{C}$ . Данные по температурной зависимости активной связи между транзисторами в литературе отсутствуют.

Температурная зависимость  $U_{\text{вкл}}$  ОПТ и  $n-p-i$ -структуры определяется изменением с температурой сопротивления базы и коэффициента усиления. Эти приборы обладают хорошей термостабильностью вследствие того, что влияния температурных изменений  $R_b$  и  $\alpha$  на величину  $U_{\text{вкл}}$  взаимно компенсируются [146]. Величина  $U_{\text{вкл}}$   $n-p-i$ -структур с  $\rho=1-10$  кОм·см при нагреве от  $-50$  до  $+100^\circ\text{C}$  уменьшается не более чем в 2 раза. S-диоды из компенсированного кремния в большинстве случаев характеризуются сильным изменением  $U_{\text{вкл}}$  с изменением температуры. Исключением являются диоды из кремния, компенсированного никелем [147]. Хорошей термостабильностью, сравнимой с  $n-p-i$ -структурами, обладают диоды из широкозонных компенсированных материалов, например из GaAs.

## 10.2. Технологичность и процент выхода годных ИС

Технологичность ИС определяется количеством компонентов, предъявляемыми к ним требованиями, числом соединений и контактных площадок и числом основных технологических операций.

Самым сложным компонентом современных ИС является транзистор. Число основных параметров транзистора составляет от 10 до 15. Наиболее технологичным компонентом ИС является диод, максимальное число основных параметров которого обычно не превышает пяти. Кроме того, диод конструктивно проще транзистора и имеет меньшее число выводов.

Эти преимущества присущи и двухэлектродным S-приборам: в большей степени S-диодам, в меньшей  $p-n-p-n$ -структуре. В большинстве S-приборов  $p-n$ -переход работает в прямом направлении (в  $n-p-i$ -структуре он к тому же зашунтирован резистором) и менее чувствителен к различного рода дефектам. Параметры S-образной вольт-амперной характеристики и степень активной связи между приборами определяются свойствами полупроводникового (полуизолирующего) материала. Особенностью ИС на S-приборах является

наличие на рабочей поверхности кристалла лишь одного вывода вместо трех у транзисторов. Соединения на поверхности кристалла упрощаются также благодаря использованию активных связей в объеме полупроводника. В ИС на основе высокоомных материалов короткие замыкания металлизации с подложкой оказывают меньшее влияние на процент выхода благодаря высокому сопротивлению подложки (при диаметре прокола в диэлектрике 3 мкм сопротивление растекания контакта к кремнию с  $\rho = 10$  кОм·см составляет 10 МОм).

Выход годных ИС непосредственно связан с их технологичностью. К основным причинам, влияющим на выход годных схем, относятся [148] процессы, связанные с использованием высоких температур, диффузионные процессы и фотолитография. В производстве биполярных ИС используется 10 высокотемпературных процессов, из них 4 диффузионных. Наиболее критичным из них является диффузия для получения изолирующей области. Число фотолитографических процессов при производстве биполярных ИС составляет 6—8. При производстве МДП ИС число высокотемпературных процессов равно 2 (максимум 3), диффузионных 1 (максимум 2), фотолитографических 4. Наиболее критичным в производстве МДП ИС является процесс изготовления тонкого ( $d \leq 0,1$  мкм) диэлектрического слоя

При изготовлении ИС на S-приборах выполняется меньшее число основных технологических операций, чем для биполярных ИС. Для S-диодных ИС это число такое же, как для МДП ИС (22 операции). Даже процесс изготовления СР на основе наиболее сложной структуры (типа  $p-n-p-n$ ) согласно работе [78] требует всего две диффузии.

ИС на высокоомных (полуизолирующих) материалах с активной связью (в транзисторных ИС эта связь является «паразитной») не требуют изоляции каждого прибора. В таких ИС отсутствуют наиболее критичные с точки зрения процента выхода операции. Следует, однако, принимать специальные меры для сохранения или контролируемого изменения свойств исходного высокоомного материала.

Эффективным способом увеличения выхода годных ИС является резервирование. Особенно резко процент выхода годных повышается в случае резервирования при небольшом проценте брака. Например, при пассивном



резервировании группой из четырех элементов выход годных элементов повышается всего в 1,5 раза при проценте годных компонентов  $Y=70\%$  и в 40 раз при  $Y=99\%$ . Способы резервирования S-приборов рассмотрены в следующем параграфе.

Проведем расчет выхода годных на примере ИС на  $n-p-i$ -структурах, изготавливаемых по стандартной планарно-диффузионной технологии. Уровень технологии обработки кремниевых пластин для планарно-диффузионного процесса будем характеризовать числом дефектов на  $1 \text{ мм}^2$  площади. Оценим величину коэффициента поражаемости кристалла  $B$ , равную доли площади кристалла, попадание дефекта на которую выводит его из строя. Основное влияние на коэффициент  $B$  и в конечном счете на вероятность выхода годных кристаллов оказывают «проколы» в защитном слое окисла. Этот дефект имеет вид круглого отверстия с  $\varnothing=3 \text{ мкм}$ . Наличие прокола не всегда выводит из строя кристалл, так как не вся его площадь чувствительна к проникновению диффузанта через проколы в объем. Пример аналогично [149] площадь ИС  $1,0 \times 1,0 \text{ мм}^2$ , число компонентов 25 (13  $n-p-i$ -структур и 12 нагрузочных резисторов).

Типовой технологический процесс обработки пластины включает, как и для МДП ИС, четыре фотолитографических операции\*. После первых двух проводится диффузия, последние две связаны с металлизацией алюминием. Фотолитографические операции, связанные с образованием скрытых слоев и проведением разделительной диффузии, в отличие от ИС на биполярных транзисторах, исключаются.

**1. Вскрытие окон в окисле под диффузию базы и резисторов.** Проколы в окисле приводят к образованию отдельных локальных участков  $p^+$ -типа в подложке  $p$ -типа. Присутствие их, как и в биполярных транзисторах, не создает брака по параметрам ИС. Таким образом,  $p_{1,1} = 1$ .

**2. Вскрытие окон в окисле под диффузию эмиттера.** Эти проколы в окисле порождают неглубокие, но сильнолегированные участки  $n^+$ -типа. Описанными участками кристалла оказываются линии вдоль периметра областей базы и резисторов. Критическая площадь равна произведению суммы периметров всех базовых областей и резисторов на диаметре прокола:  $A_T = (\Pi_B + \Pi_R)D$ . Величина  $A_T/A_S$  в ИС на  $n-p-i$ -структурах намного меньше, чем в ИС на биполярных транзисторах, для которых  $A_T/A_S = 0,05$ . В последнем случае необходимо учитывать и периметр всех изолирующих областей. В рассматриваемых ИС  $A_T/A_S = 0,02^{**}$ .

**3. Вскрытие контактных окон перед процессом металлизации.** Возникающие в окисле проколы наиболее опасны. В ИС на биполярных транзисторах критическая площадь равна площади металлизации

\* Для повышения стабильности МДП ИС число операций диффузии увеличивается до 2, фотолитографии до 5.

\*\* При изготовлении ИС с нанесенными на кристалл пленочными резисторами добавляется еще одна операция фотолитографии, связанная с формированием ванадиевой маски под резисторы. Эта операция, однако, не вносит дополнительных проколов в окисле, поскольку азотная кислота, используемая для травления ванадия, с окислом кремния не реагирует.

за вычетом площади контактных окон, так что  $A_3/A_s = 0,249$ . В ИС на  $n-p-i$ -структурах критическая площадь намного меньше, во-первых, благодаря меньшей суммарной площади металлизации (это связано с меньшим числом выводов у  $n-p-i$ -структуры по сравнению с транзистором) и, во-вторых, вследствие большого сопротивления растекания контакта металлизации с подложкой в месте прокола. При  $\rho = 10^4$  сопротивление растекания равно  $\sim 10$  МОм, что намного больше сопротивления S-прибора в закрытом состоянии.

**4. Фотогравировка по алюминию.** Проколы на этой операции не выводят схемы из строя:  $A_4/A_s = 0$ . Таким образом, коэффициент поражаемости для ИС на  $n-p-i$ -структурах намного меньше, чем для ИС на биполярных транзисторах, и практически не отличается от коэффициента поражаемости МДП ИС:  $B = \sum A_m/A = 0,02 + 0,25 = 0,27$ . Для типовой ИС на биполярных транзисторах [149]  $B = 0,43$ ; для МДП ИС на кристалле с такими же размерами, содержащей 100 транзисторов с площадью затвора  $10 \times 100$  мкм<sup>2</sup>,  $B = 0,26$  [148]. Самонизляция высокоомной подложки от металлизации может привести к резкому уменьшению поражаемости кристаллов, которая в предельном случае составит  $B = 0,02$ .

Выход годных схем на пластине в зависимости от средней плотности проколов  $T = \exp(-0,27d_n A)$ . Приведенные расчеты не учитывают все технологические операции и оценивают верхний предел выхода годных кристаллов. При относительно низком уровне технологического процесса, характеризуемом двумя-тремя проколами на 1 мм<sup>2</sup>, выход годных ИС на  $n-p-i$ -структурах в предельном случае ( $B \approx 0,02$ ) будет таким же, как для МДП ИС при высоком уровне технологии, характеризуемом значениями  $d_n = 0,25$  проколов/мм<sup>2</sup>.

### 10.3. Надежность

Основное влияние на надежность биполярных ИС оказывают отклонения в технологическом процессе. В настоящее время доминирующими являются отказы различного типа межсоединений. Интенсивность отказов биполярных ИС составляет  $\lambda = 10^{-7}$  ч<sup>-1</sup>.

В МДП ИС первое место среди причин отказов занимают дефекты тонкого окисла под затвором (20% отказов), а также неаккуратное обращение и перенапряжения (20% отказов), приводящие в конечном счете к разрушению тонкого окисла. Для исключения отказов необходимы предварительная тренировка и отбраковка ИС.

В ИС на S-приборах с объемным эффектом (в S-диодах  $n-p-i$ -структурах и ОПТ) напряженность электрического поля на несколько порядков ниже, чем в коллекторном переходе биполярных и в диэлектрике МДП-транзисторов. Это повышает надежность интегральных микросхем.

Другим эффективным способом повышения надежности, сравнительно просто реализуемым в схемах с объемной связью, является введение избыточности на уровне активных элементов. С этой целью активные элементы группируются в ячейки по два (при минимальном полном резервировании) или более элементов. Причем все эмиттерные электроды активных элементов каждой ячейки подключаются к шине питания через общий нагрузочный резистор (рис. 10.2). Расстояние между наиболее удаленными друг от друга активными элементами соседних ячеек должно обеспечивать хорошую связь между ними.




Рис. 10.2. Сравнение схем резервирования на основе транзисторов (а) и S-приборов (б)

При выходе из строя одного из активных элементов каждой ячейки при обрыве шины питания работоспособность схемы сохраняется. Точно так же не создает помехи другому элементу ячейки вышедшей из строя прибор при коротком замыкании его перехода. Несмотря на увеличение напряжения  $U_{вкл}$  прибора с короткозамкнутым переходом диффузия носителей тока от соседней ячейки приведет к модуляции сопротивления высокоомной базы годных приборов данной ячейки, включение которых в проводящее состояние вызовет передачу возбуждения на следующую ячейку.

Таким образом, применение двухэлектродных S-приборов позволяет существенно упростить схему резервирования и достаточно легко реализовать минимальное (двукратное) полное резервирование. Для такого резервирования в транзисторных ИС требуется не менее 4 транзисторов и 4 дополнительных резистора [150]. В настоящее время резервирование в биполярных ИС осуществляется на уровне функциональных модулей. В этом случае после контроля годных модулей на плас-

тине из каждого гнезда выбирается лишь один модуль, который с помощью межсоединений объединяется с другими модулями в БИС. Выход из строя одного элемента в любом модуле такой БИС в процессе эксплуатации приводит к отказу всей БИС. Резервирование на уровне активных элементов позволяет устранить этот недостаток.

В схемах с резервированием при отказе элемента работоспособность устройства сохраняется, что позволяет обеспечить требуемую живучесть. Эта особенность ИС на S-элементах делает перспективным их использование для создания однородных сред. В однородных средах поиск отдельных неисправных элементов в сложных схемах заменен групповой проверкой элементов. Резкое повышение надежности устройств достигается при перестройке однородных сред, исключая отказавшие элементы. Развитие техники ИС в рассмотренных направлениях, возможно, приведет в дальнейшем к созданию устройств следующего поколения, характеризующихся, подобно биологическим системам, высокой живучестью.

#### 10.4. Уровень интеграции

Типичный биполярный транзистор с учетом изолирующей области занимает площадь  $100 \times 100$  мкм<sup>2</sup>, МДП-транзистор  $25 \times 25$  мкм<sup>2</sup>. Изоляционные участки биполярных ИС занимают от 40 до 60% площади кристалла. Доля фактически используемой площади кристалла составляет около 40%.

Экспериментальные микросхемы на основе S-диодов и  $n-p-i$ -структур не были оптимизированы. S-приборы в этих микросхемах занимали такую же площадь, как биполярный транзистор. Нет, однако, каких-либо принципиальных ограничений для снижения площади S-приборов до площади МДП-транзисторов. Чем меньше размеры S-приборов и расстояния между ними, тем ниже рабочие токи и потребляемая мощность. В работе [84] описаны интегральные ОПТ площадью 125 мкм<sup>2</sup>, возможно уменьшить эту площадь до 25 мкм<sup>2</sup>. В работах [78, 145] сообщается о создании СР на  $p-n-p-n$ -структурах с таким же шагом размещения, как в ПЗС. Площадь и объем кристалла в схемах с активной связью используются наиболее эффективно. Меньшую площадь занимают и межсоединения, поскольку на рабочую по-

верхность кристалла выходит лишь один вывод S-прибора.

Эти факторы в сочетании с высоким процентом выхода годных приборов и возможностью резервирования на уровне активных элементов обеспечивают высокий уровень интеграции ИС на S-приборах с активной связью. Отмечается [78], что 100%-ная передача заряда (в терминах ПЗС) в СР на  $p-n-p-n$ -структурах благодаря регенерации сигнала в каждом каскаде позволит создавать цепочки существенно большей протяженности, чем на ПЗС.

### Заключение

В известных «традиционных» схемах, например ТТЛ или И<sup>2</sup>Л, любой многофункциональный узел состоит из большого числа отдельных вентилях, выполняющих элементарные логические операции И, ИЛИ, НЕ. В полупроводниковом же нейристоре даже его «часть» (содержащая всего один или несколько взаимодействующих по объему S-приборов) уже является многофункциональным узлом, в котором допускается многократное резервирование на уровне отдельного активного элемента. Эти достоинства нейристоров могут быть в полной мере реализованы лишь в сложных вычислительных устройствах, содержащих от нескольких тысяч до нескольких десятков тысяч и более эквивалентных вентилях; к такому уровню и к созданию больших и сверхбольших ИС электроника подходит лишь сегодня. Поэтому разработка, исследование и применение нейристоров и других функциональных схем на S-приборах — перспективное направление в микроэлектронике, возможность которого трудно переоценить.

В настоящее время наиболее целесообразно применение нейристоров в дешевых вычислительных устройствах низкого и среднего быстродействия, а также в аппаратуре, главным требованием к которой является высокая надежность. Широкое применение нейристоров сдерживается своеобразным физическим механизмом работы и нетрадиционной схемотехникой. Поэтому одной из важнейших задач массового внедрения нейристорных вычислительных устройств является разработка методов логического синтеза таких схем и машинного моделирования различных типов разрешающих и запрещающих

щих связей в нейристорах и используемых S-приборах, а также машинного анализа статических и динамических характеристик подобных сложных функциональных устройств. Актуальным является создание быстродействующих интегральных нейристоров со стабильной скоростью распространения возбуждения на основе лучших достижений современной планарной технологии.

Комплексное решение этих проблем и разработка новых конструкций, включая полностью распределенные нейристоры, приведут к появлению таких схемотехнических и технологических методов, которые могут превзойти все предложенные до сих пор методы создания искусственного интеллекта.

## Список литературы

1. Стафеев В. И. Некоторые проблемы микроэлектроники.— Микроэлектроника / Под ред. Ф. В. Лукина— М.: Сов. радио, 1967, вып. 1, с. 5—30.
2. Стафеев В. И. S-диодная электроника на полупроводниках.— Радиотехника, 1971, т. 26, № 10, с. 5—12.
3. Елеонский В. М., Мурыгин В. И., Стафеев В. И. Нейристоры.— Электронная техника. Сер. 6. Микроэлектроника, 1967, № 7, с. 22—38.
4. Стафеев В. И., Фильков В. Г. Сравнительная оценка сложности нейристорных логических схем.— В кн.: Вычислительные системы.— Новосибирск: Наука, 1968, с. 169—176.— Труды I Всесоюз. конф. по вычислительным системам. Вып. 2. Вычислительные среды.
5. Золотарев Ю. Г., Стафеев В. И. Основы нейристорной схемотехники.— Электронная техника. Сер. 6. Микроэлектроника, 1969, вып. 1, с. 17—24.
6. Комаровских К. Ф. Функциональные схемы с активной связью на структурах с отрицательным сопротивлением.— Электронная промышленность, 1973, № 9, с. 32—35.
7. Золотарев Ю. Г., Комаровских К. Ф., Стафеев В. И. Простые логические схемы на S-элементах.— Микроэлектроника, 1974, т. 3, № 2, с. 115—122.
8. Володин Е. Б., Золотарев В. И., Золотарев Ю. Г., Комаровских К. Ф., Мальцев А. И., Стафеев В. И. Функциональные логические модули на S-элементах.— Микроэлектроника, 1974, т. 3, № 2, с. 123—131.
9. Володин Е. Б., Золотарев В. И., Комаровских К. Ф., Мальцев А. И., Стафеев В. И. Интегральные схемы на S-элементах. Ч. 1. Динамические трехтактные схемы для последовательной ЭВМ.— Автоматика и вычислительная техника, 1978, вып. 1, с. 87.
10. Золотарев Ю. Г., Комаровских К. Ф., Стафеев В. И. Интегральные схемы на S-элементах. Ч. 2. Большие интегральные схемы.— Автоматика и вычислительная техника, 1978, вып. 1, с. 88.
11. Стафеев В. И., Викулин И. М. S-диоды.— Полупроводниковые приборы и их применение / Под ред. Я. А. Федотова.— М.: Сов. радио, 1974, вып. 28, с. 23—56.
12. Стафеев В. И. Микроэлектроника и некоторые ее проблемы.— ФТП, 1967, т. 1, № 11, с. 1599—1607.
13. Амирханов А. В., Рыбальченко В. И., Стафеев В. И., Фурсин Г. И. Логические схемы на  $n-p-i$ -структурах с отрицательным сопротивлением.— Микроэлектроника, 1974, т. 3, № 2, с. 132—141.
14. Комаровских К. Ф. Построение функциональных схем на  $n-p-i$ -структурах.— Электронная промышленность, 1974, № 4, с. 58—63.

15. **Фурсин Г. И.** Модуляционные транзисторы — перспективные элементы функциональных схем.— Электронная промышленность, 1978, № 3, с. 6—22.
16. **Фурсин Г. И.** Функциональные интегральные схемы с инжекционным питанием и активной связью на биполярных приборах.— Микроэлектроника, 1977, т. 6, № 2, с. 108—126.
17. А. с. 213194 (СССР).— Оpubл. в Б.И., 1968, № 10.
18. **Стафеев В. И.** Модуляция длины диффузионного смещения как новый принцип действия полупроводниковых приборов.— ФТТ, т. 1, № 6, с. 841—847.
19. **Лебедев А. А., Стафеев В. И., Тучкевич В. М.** Некоторые свойства диодов из германия с примесью золота.— ЖТФ, 1956, т. 26, № 10, с. 2131—2141.
20. **Осипов В. В., Стафеев В. И.** К теории дличных диодов с отрицательным сопротивлением.— ФТП, 1967, т. 1, № 12, с. 1795—1804.
21. **Стафеев В. И.** Прямая ветвь вольтамперной характеристики несимметричного диода.— ФТТ, 1961, т. 3, № 1, с. 185—193.
22. **Комаровских К. Ф., Осипов В. В.** Вольтамперная характеристика  $p-n^+-n$ -структуры.— ФТП, 1967, т. 1, № 6, с. 902—910.
23. **Комаровских К. Ф., Фурсин Г. И.** Управляемая  $n-p-i$ -структура с отрицательным сопротивлением.— ФТП, 1972, т. 6, № 1, с. 49—52.
24. **Комаровских К. Ф.**  $n-p-i$ -структура — новый S-элемент на объемном эффекте для функциональных схем.— Микроэлектроника, 1973, т. 2, № 4, с. 290—296.
25. **Комаровских К. Ф., Стафеев В. И.** Отрицательное сопротивление в некоторых полупроводниковых структурах.— Радиотехника и электроника, 1966, т. 11, № 9, с. 1624—1633.
26. **Алферов Ж. И., Ярв Э. А.** «Пробой» кремниевых сплавных диодов в пропускном направлении.— ФТТ, 1959, т. 1, № 12, с. 1879—1882.
27. **Кузьмин В. А.** Тиристоры малой и средней мощности.— М.: Сов. радио, 1971, 184 с.
28. **Лямичев И. Я., Литвак И. И., Ощепков Н. А.** Приборы на аморфных полупроводниках и их применение.— М.: Сов. радио, 1976.— 129 с.
29. **Дьяконов В. П.** Лавинные транзисторы и их применение в импульсных устройствах.— М.; Сов. радио, 1973.— 208 с.
30. **Стафеев В. И.** Умножение тока неосновных носителей в неидеальном  $p-n$ -переходе.— ЖТФ, 1957, т. 27, в. 10, с. 2195—2211.
31. **Стафеев В. И., Ван Шоу-цзюе, Филина Л. В.** Триоды с  $N$ -образной характеристикой.— Радиотехника и электроника, 1962, т. 7, № 8, с. 1404—1408.
32. **Попова М. В., Стафеев В. И.** Инжекционно полевой транзистор.— Радиотехника и электроника, 1971, т. 16, № 10, с. 1894—1911.
33. **Стафеев В. И., Штагер А. П.** Теоретические и экспериментальные исследования двухбазового диода.— Физика  $p-n$ -переходов.— Рига: Зинатне, 1966, с. 425—432.
34. **Недолужко И. Г., Сергиенко Е. Ф.** Однопереходные транзисторы.— М.: Энергия, 1974.— 104 с.



35. Рыбальченко В. И., Стафеев В. И., Фурсин Г. И. Вольтамперные характеристики  $n-p-i$ -структур.— Радиотехника и электроника, 1976, т. 21, № 2, с. 303—311.
36. Амирханов А. В., Рыбальченко В. И., Фурсин Г. И. Физические свойства  $n-p-i$ -структур.— Электронная техника. Сер. 6. Микроэлектроника, 1972, № 2, с. 46—55.
37. Комаровских К. Ф., Рыбальченко В. И., Фурсин Г. И. Статистические вольтамперные характеристики структуры  $n-p-i$ .— Изв. вузов СССР. Радиоэлектроника, 1973, т. 16, № 5, с. 55—62.
38. Фурсин Г. И., Чернышев Ю. Р. Двухэлектродная  $n-p-i$ -структура с  $N$ -образной вольтамперной характеристикой.— Радиотехника и электроника, 1975, т. 20, № 1, с. 222—224.
39. Фурсин Г. И. Экспериментальные характеристики модуляционно-полевого транзистора. Труды МФТИ, 1979, вып. 14, с. 119—122.
40. Стафеев В. И., Каракушан Э. И. Магнитодиоды.— М.: Наука, 1975.— 216 с.
41. Викулин И. М., Стафеев В. И. Физика полупроводниковых приборов.— М.: Сов. радио, 1980. 296 с.
42. А. с. 482835 (СССР).— Оpubл. в Б.И., 1975, № 32, Пат. 1764259 (ФРГ). Пат. 1576595 (Франция). Пат. 1239018 (Великобритания).
43. А. с. 307746 (СССР).— Оpubл. в 1971, № 21.
44. А. с. 311615 (СССР).— Оpubл. в Б.И., 1971, № 25.
45. Крейн Г. Д. Нейристор — новый прибор: Вопросы его применения в схемах.— ТИРИ, 1962, т. 50, № 10, с. 2081—2094.
46. Розенгрин А. Экспериментальная модель нейристора.— Электроника, 1963, т. 36, № 3, с. 13—16.
47. Стафеев В. И., Комаровских К. Ф., Мурыгин В. И., Осипов В. В., Скорик В. А. Полураспределенная нейристорная линия на основе  $p-n-p-n$ -структуры.— Материалы Первой Всесоюз. конф. по электронной аппаратуре для исследований в области высшей нервной деятельности и нейрофизиологии.— М.: Иваново, 1966, с. 191—196.
48. Комаровских К. Ф., Мурыгин В. И., Осипов В. В., Стафеев В. И. Исследование полураспределенной нейристорной линии на основе  $p-n-p-n$ -структуры.— Электронная техника. Сер. 6. Микроэлектроника, 1967, № 3, с. 3—10.
49. Комаровских К. Ф., Осипов В. В. Основные параметры и свойства шунтированной  $p-n-p-n$ -структуры.— Электронная техника. Сер. 6. Микроэлектроника, 1967, № 3, с. 11—19.
50. Бешанов А. М., Золотарев В. Ф., Комаровских К. Ф., Шкуропат И. Г. Исследование свойств нейристорной линии на основе планарно-эпитаксиальных тириستоров.— Радиотехника и электроника, 1971, т. 16, № 2, с. 399—403.
51. Белова Г. Ф., Горохов В. Н., Кузьмин В. А., Мочалкина О. Р. Гибридные нейристорные линии на основе  $p-n-p-n$ -структур.— Изв. вузов СССР. Радиоэлектроника, 1971, т. 14, № 11, с. 1312—1318.
52. Белова Г. Ф., Мочалкина О. Р. Интегральные нейристоры.— Приборостроение и системы управления, 1972, № 9, с. 54.

53. Белова Г. Ф. Интегральные нейристоры на основе  $p-n-p-n$ -структур с диффузионными резисторами.—Изв. вузов СССР. Радиоэлектроника, 1972, т. 15, № 11, с. 1312—1316.
54. Козлов Н. П., Левашов И. П., Мурыгин В. И., Попов Л. В., Сондаевская И. А., Стафеев В. И. Некоторые исследования S-диодных нейристоров.—ФТП, 1972, т. 6, № 6, с. 1054—1061.
55. Сондаевский В. П., Стафеев В. И. Инжекция в полупроводники с глубокими уровнями примесей.—ФТТ. 1964, т. 6, № 1, с. 80—91.
56. Левашов И. П., Мурыгин В. И., Попов Л. В., Сафронов Е. Л., Сондаевская И. А., Стафеев В. И. Шунтирующий механизм связи в S-диодных нейристорах.—ФТП, 1971, т. 5, № 4, с. 671—674.
57. Левашов И. П., Мурыгин В. И., Попов Л. В., Сафронов Е. Л., Сидоркина И. А., Сондаевская И. А., Стафеев В. И. Формирование импульсов в полураспределенных нейристорах, изготовленных в полупроводнике, компенсированном примесями с глубокими уровнями.—ФТП, 1973, т. 7, № 6, с. 1155—1158.
58. Skorik V. A., Fursin G. I. Semidistributed neuristor using plasma — coupled modulating transistors. — Electronics Letters, 1980, v. 16, No. 17, p. 676—677.
59. Амирханов А. В., Гладков В. Н., Рыбальченко В. И., Скорик В. А., Стафеев В. И., Фурсин Г. И. Интегральные активные передающие линии сигналов на основе функциональных элементов.—Функциональные микроэлектронные устройства и их элементы.—Таганрог: Изд. ТРТИ, 1974, вып. 2, с. 10—17.
60. Скорик В. А., Стафеев В. И., Фурсин Г. И. Некоторые свойства нейристора на  $n-p-i$ -структурах с дрейфовой активной связью.—ФТП, 1975, т. 9, № 6, с. 1205—1208.
61. Скорик В. А., Стафеев В. И., Фурсин Г. И. Исследование нейристоров на основе  $n-p-i$ -структур.—Микроэлектроника и полупроводниковые приборы/Под ред. А. А. Васенкова и Я. А. Федотова.—М.: Сов. радио, 1977, вып. 3, с. 250—264.
62. Комаровских К. Ф., Попов Л. В., Стафеев В. И., Фурсин Г. И. Активные передающие линии сигналов на  $n-p-i$ -структурах.—Электронная техника. Сер. 10. Микроэлектронные устройства, 1977, № 1, с. 31—39.
63. Ambroziak A. Semidistributed neuristor line using unijunction transistors.—Sol. St. Electronics, 1964, v. 7, № 4, p. 259—265.
64. Маттсон Р. Реализация нейристора.—ТИИЭР, 1964, т. 52, № 5, с. 660—661.
65. Коут А. Д. Нейристорное распространение вдоль длинных туннельных переходов.—ТИИЭР, 1965, т. 53, № 2, с. 191—192.
66. Поляков И. В. Исследование волновых процессов в некоторых классах неоднородных и однородных активных линий.: Канд. дис./МГУ.—М., 1966.
67. Reible S. A., Scott A. C. Pulse propagation on a superconductive neuristor.—Appl. Phys., 1975, v. 46, № 11, p. 4935.
68. Беркович С. Я. Сверхпроводящая модель проведения нервного импульса.—Радиотехника и электроника, 1966, т. 11, № 2, с. 353—355.
69. Оптическая обработка информации: Пер. с англ./Под ред. Ю. П. Селиванова.—М.: Мир, 1966.

70. А. с. 258374 (СССР) — Оpubл. в Б.И., 1970, № 1.  
А. с. 223137 (СССР).— Оpubл. в Б.И., 1970, № 16.  
А. с. 223138 (СССР).— Оpubл. в Б.И., 1969, № 7.  
Пат. 3617632 (США).  
Пат. 1589709 (Франция).  
Пат. 706060 (Япония).
71. Золотарев В. Ф. Безвакуумные аналоги телевизионных трубок.— М.: Энергия, 1972.— 216 с.
72. А. с. 351323 (СССР).— Оpubл. в Б.И., 1972, № 27.
73. А. с. 252453 (СССР).— Оpubл. в Б.И., 1969, № 29.
74. Фурсин Г. И., Стафеев В. И., Амирханов А. В., Рыбальченко В. И. Модуляционно-транзисторная логика в интегральных схемах.— В кн.: Функциональные микроэлектронные устройства и их элементы.— Таганрог: ТРТИ, 1974, вып. 2, с. 18—26.
75. А. с. 277861 (СССР).— Оpubл. в Б.И., 1970, № 25.
76. А. с. 349106 (СССР).— Оpubл. в Б.И., 1972, № 25.
77. А. с. 219889 (СССР).— Оpubл. в Б. И., 1968, № 19.
78. Маломощный сдвиговый регистр на однопереходных транзисторах.— Электроника, 1972, т. 45, № 4, с. 4—5.
79. Wallmark I., Marcus S. An integrated semiconductor shift register.— IRE Trans., 1961, v. ED-8, № 5, p. 350—361.
80. Золотарев В. И., Комаровских К. Ф., Стремин В. И., Фетицов Е. А. Исследование микросплавных контактов к кремнию.— Электронная техника. Сер. 6. Микроэлектроника, 1971, № 8.
81. Прангишвили И. В., Абрамова Н. А., Бабичева Е. В., Игнатущенко В. В. Микроэлектроника и однородные структуры для построения логических и вычислительных устройств.— М.: Наука, 1967.— 228 с.
82. Ambroziak A. A new functional device performing a flipflop circuit function.— Microelectronics and Reliability, 1966, v. 5, № 4.
83. Споффорд В. Р., Стасиор Р. А. Однопереходный транзистор.— Электроника, 1968, т. 41, № 4, с. 39—43.
84. Senhouse L. S. An epitaxial planar structure for unijunction transistor.— IEEE Trans., 1969, v. ED-16, № 2.
85. Дедюлин К. А., Ковалев А. В., Негоденко О. Н., Халыавко А. Н. Инжекционно-модуляционные приборы как элементы интегральных схем.— Изв. вузов СССР, Радиоэлектроника, 1973, т. 16, № 4, с. 56—61.
86. Амирханов А. В., Рыбальченко В. И., Стафеев В. И., Фурсин Г. И. Сдвиговый регистр на основе  $n-p-i$ -структур с отрицательным сопротивлением.— Радиотехника и электроника, 1976, т. 21, № 3, с. 650—652.
87. Fursin G. I. Modulating transistor : a new class of semiconductor device.— Electronics Letters, 1980, v. 16, № 17, p. 662—663.
88. А. с. 341144 (СССР).— Оpubл. в Б.И., 1972, № 18.
89. Boyle W. S., Smith G. E. Charge-Coupled Semiconductor devices.— Bell Syst., Tech. J. 1970, v. 49, № 4, p. 587—595.
90. Amelio G. F., Tompsett M. F., Smith G. E. Experimental verification on the charge-coupled device concept.— B.S.T. J., 1970, v. 49, № 4, p. 593—604.
91. Берч, Энгелер, Тиман. Достоинства и недостатки приборов с поверхностным переносом зарядов.— Электроника, 1971, т. 44, № 25, с. 45—52.

92. **Berglund C. N.** The bipolar transistor bucket-brigade shift register.—IEEE, J. 1972, v. SC-7, № 2, p. 180—185.
93. **Kasperkovitz D.** A bipolar four-phase dynamic shift register. IEEE J. 1973, v. SC-8, № 5, p. 343—348.
94. **Lehning H.** Current Hogging Logic (CHL)—a new bipolar logic for LSI.—IEEE J., 1974, v. SC-9, № 5, p. 228—233.
95. **Векшина Е. В., Фурсин Г. И., Щетинин Ю. И.** Коллекторно-управляемые логические схемы.—Электронная промышленность, 1977, № 2, с. 68—72.
96. **Бахтин П. А., Фурсин Г. И.** Твердотельный переключатель на основе  $n-p-i$ -структуры, полностью управляемый светом.—Изв. вузов СССР. Радиоэлектроника, 1973, т. 16, № 1, с. 111—112.
97. **Фурсин Г. И.** Некоторые свойства фоточувствительных  $n-p-i$ -структур.—Электронная техника. Сер. 3. Микроэлектроника, 1977, № 3, с. 22—26.
98. **Кочеров В. Ф., Фурсин Г. И.** Гибридное запоминающее устройство на  $n-p-i$ -структурах с отрицательным сопротивлением.—Автоматика и вычислительная техника, 1972, № 5, с. 94—96.
99. А. с. 366497 (СССР).—Опубл. в Б.И., 1973, № 7.
100. **Амирханов А. В., Рыбальченко В. И., Фурсин Г. И.** Многополюсовая ячейка памяти на  $n-p-i$ -структурах.—Микроэлектроника, 1973, т. 2, № 1, с. 53—56.
101. А. с. 360693 (СССР).—Опубл. в Б.И., 1972, № 36.
102. Пат. 2967952 (США).—Опубл. 1961.
103. **Колосов А. А., Горбунов Ю. И., Наумов Ю. Е.** Полупроводниковые твердые схемы.—М.: Сов. радио, 1965.—504 с.
104. **Kasperkovitz D.** An integrated 11 MHz  $p-n-p-n$  shift register.—Sol.-St. Electronics, 1972, v. 15, № 5, p. 501—504.
105. **Suzuki T., Mizushima Y.** A novel semiconductor shift register and logic element with application for optical imaging.—ISSCC Digest of Techn. Papers, Philadelphia, 1972, p. 28—29.
106. **Kasperkovitz D.** A two-phase plasma-coupled static shift register.—IEEE J., 1975, v. SC-10, № 3, p. 143—151.
107. **Гладков В. Н., Фурсин Г. И.** Экспериментальное исследование некоторых статических и динамических характеристик инвертора с инжекционным питанием.—Микроэлектроника, 1975, т. 4, № 2, с. 165—167.
108. **Каварада, Судзуки.** Нейристорная линия с управляемой скоростью распространения на полупроводниковых приборах с плазменной связью.—ТИИЭР, 1973, т. 61, № 8, с. 100—102.
109. **Каварада, Судзуки.** Мультивибраторы на полупроводниковых приборах с плазменной связью.—ТИИЭР, 1973, т. 61, № 8, с. 102—103.
110. **Комаровских К. Ф., Осипов В. В., Свидзинский К. К., Фурсин Г. И.** Запоминающее устройство на полупроводниковых приборах с S-образной вольтамперной характеристикой.—Автоматика и вычислительная техника, 1971, № 2, с. 67—70.
111. **Березин А. С.** Интегральная ячейка на основе двухэмиттерного тиристора.—Изв. вузов СССР. Радиоэлектроника, 1973, т. 16, № 4, с. 89—92.
112. **Jutzi W., Schneneman C. H.** Cross-coupled thyristor storage cell.—IBM J. Res. and Development, 1972, v. 6, № 1, p. 35—44.
113. **Видман З., Бергер Х.** Сверхинтегрированные ЗУ с совмещением

- функций в диффузионных областях.— Электроника, 1972, т. 45, № 4, с. 42—47.
114. Векшина Е. В., Гладков В. Н., Орлов Б. В., Фурсин Г. И. Ячейки памяти на совмещенных биполярных транзисторах.— Электронная промышленность, 1977, № 2, с. 64—67.
  115. Wiedmann S. K. Injection — Coupled Memory: a high-density static bipolar memory.— IEEE J., 1973, v. SC-8, № 5, p. 332—337.
  116. Векшина Е. В., Гладков В. Н., Орлов Б. В., Фурсин Г. И. Матрица ячеек памяти с инжекционной связью.— Электронная промышленность, 1976, № 5, с. 89—90.
  117. А. с. 288040 (СССР).— Оpubл. в Б.И., 1970, № 36.
  118. Пурцхванидзе А. А., Стафеев В. И. Исследование вольтамперной характеристики полупроводникового триггера.— ФТП, 1973, т. 7, № 7, с. 1440—1443.
  119. Стафеев В. И. Эффекты памяти в многослойных структурах с р—п-переходами.— ФТП, 1972, т. 6, № 11, с. 2134—2139.
  120. А. с. 374655 (СССР).— Оpubл. в Б.И., 1973, № 15.
  121. Кабанов И. Н., Небольсин М. В., Ракитин В. В. Динамическая ячейка памяти.— Электронная техника. Сер. 3. Микроэлектроника, 1975, № 1, с. 42—47.
  122. Sander W. B., Early J. M. A 4096×1 (1<sup>2</sup>L) bipolar dynamic RAM.— ISSCC Digest of Techn. Papers, Philadelphia, 1976, p. 182—183.
  123. Варламов И. В., Осипов В. В. Шнурование тока в многослойных структурах.— ФТП, 1969, т. 3, № 7, с. 950—958.
  124. Алексеев М. Е., Варламов И. В., Сондаевский В. П. Исследование шнура тока в кремнии с примесью золота.— Электронная техника. Сер. 6. Микроэлектроника, 1968, № 1, с. 8—12.
  125. Алексеев М. Е., Варламов И. В., Полторацкий Э. А., Сондаевский В. П. Некоторые свойства шнура тока в диодных структурах на основе полупроводников с глубокими примесными уровнями.— ФТП, 1969, т. 3, № 12, с. 1787—1798.
  126. Осипов В. В., Холоднов В. А. Явление изотермического шнурования тока при инжекционном пробое полупроводниковых структур.— Микроэлектроника, 1973, т. 2, № 6, с. 529—547.
  127. Алексеев М. Е., Комаровских К. Ф., Рыбальченко В. И., Сондаевский В. П., Фурсин Г. И. Шнурование тока в планарных  $n^+—p—n—p$ -структурах.— Микроэлектроника, 1974, т. 3, № 4, с. 360—362.
  128. Алексеев М. Е., Аверьянов А. С., Березин Г. Н., Звездин А. К., Комаровских К. Ф., Романец А. Н., Сондаевский В. П., Уздовский В. В. Исследование плазменных шнуров.— Второй симпозиум по физике плазмы и электрическим неустойчивостям в твердых телах.— Вильнюс, 1974.
  129. Однородные микроэлектронные ассоциативные процессоры / Под ред. И. В. Прангишвили.— М.: Сов. радио, 1973.— 280 с.
  130. Евреинов Э. В., Прангишвили И. В. Цифровые автоматы с настраиваемой структурой (однородные среды).— М.: Энергия, 1974.— 240 с.
  131. Berger H. N., Wiedmann S. K. Merged-Transistor Logic (MTL)— a low-cost bipolar logic concept.— IEEE J., 1972, v. SC-7, № 5, p. 340—346.
  132. Hart K., Slob A. Integrated Injection Logic: a new approach to LSI.— IEEE J., 1972, v. SC-7, № 5, p. 346—351.
  133. Гладков В. Н., Суворов В. В., Фурсин Г. И. Интегральные ло-

- гические схемы на биполярных приборах с инжекционным питанием и их модели.—Труды МФТИ, 1974, вып. 7, с. 35—44.
134. **Аваев Н. А., Дулин В. Н., Наумов Ю. Е.** Большие интегральные схемы с инжекционным питанием.—М.: Сов. радио, 1977.—248 с.
  135. **Безбородников Б. А., Орлов Б. В., Фурсин Г. И., Щетинин Ю. И.** Современная элементная база биполярных БИС.—Электронная промышленность, 1978, № 3, с. 23—43.
  136. **Векшина Е. В., Орлов Б. В., Фурсин Г. И., Щетинин Ю. И.** Совмещенная транзисторная логика.—Электронная техника. Сер. 3. Микроэлектроника, 1977, № 5, с. 67—76.
  137. **Фурсин Г. И.** Особенности применения в БИС инжекционных вентилях с диодами Шоттки.—В кн.: Функциональные микроэлектронные устройства и их элементы.—Таганрог: Изд. ТРТИ, 1978, вып. 4, с. 76—88.
  138. **Пельцер, Херндон.** Новый метод изоляции биполярных структур, обеспечивающий создание быстродействующих ЗУ с высокой плотностью элементов.—Электроника, 1971, т. 44, № 5, с. 35—39.
  139. **Кэминс.** Новый метод изоляции диэлектриком для биполярных ИС с применением тонких пленок монокристаллического кремния.—ТИИЭР, 1972, т. 60, № 7, с. 197—198.
  140. **Носов Ю. Р., Шилин В. А.** Приборы с зарядовой связью — новое направление микроэлектроники.—Зарубежная электронная техника, 1972, № 13.
  141. **Векшина Е. В., Скорик В. А., Фурсин Г. И.** Статические характеристики приборов с плазменной связью.—Микроэлектроника, 1977, т. 6, № 6, с. 542—548.
  142. **Векшина Е. В., Фурсин Г. И.** Многосекционная модель приборов с плазменной связью.—Радиотехника и электроника, 1979, т. 24, № 2, с. 416—420.
  143. **Фурсин Г. И.** Влияние рекомбинационной «утечки» на вольтамперные характеристики  $n-p-i$ -структуры.—ФТП, 1972, т. 6, № 6, с. 1140—1141.
  144. **Векшина Е. В., Скорик В. А., Фурсин Г. И.** Эквивалентная схема интегрального нейристора на основе тиристорov.—Изв. вузов СССР.—Радиоэлектроника, 1979, т. 22, № 1, с. 95—97.
  145. **Векшина Е. В., Фурсин Г. И.** Динамические характеристики приборов с плазменной связью.—Микроэлектроника, 1979, т. 7, № 3, с. 227—238.
  146. **Амирханов А. В., Рыбальченко В. И., Фурсин Г. И.** Температурная зависимость параметров структуры  $n-p-i$  с отрицательным сопротивлением.—Изв. вузов СССР. Радиоэлектроника, 1973, т. 16, № 4, с. 100—102.
  147. **Лебедев А. А., Мамадалимов А. Т., Султанов Н. А.** Основные параметры диодов из кремния с примесью Ni.—ФТП, 1971, т. 5, № 12, с. 2277—2280.
  148. **Валиев К. А., Кармазинский А. Н., Королев М. А.** Цифровые интегральные схемы на МДП-транзисторах.—М.: Сов. радио, 1971.—384 с.
  149. **Валиев К. А., Тимеров Р. Х., Копытенков Л. С., Безбородников Б. А.** О выходе годных полупроводниковых интегральных схем и их стоимости.—Микроэлектроника / Под ред. Ф. Е. Лукина.—М.: Сов. радио, 1969, вып. 3, с. 26—41.
  150. **Полевые транзисторы:** Пер. с англ./Под ред. С. А. Майорова.—М.: Сов. радио, 1971 г.—374 с.

## О г л а в л е н и е

|   |           |
|---|-----------|
| Введение . . . . .  | 3         |
| <b>1. Полупроводниковые приборы с отрицательным сопротивлением . . . . .</b>                    | <b>5</b>  |
| 1.1. Двухэлектродные структуры с отрицательным сопротивлением . . . . .                         | 6         |
| 1.2. Трехэлектродные структуры с отрицательным сопротивлением . . . . .                         | 10        |
| 1.3. Управляемые S-структуры с объемной связью . . . . .  | 12        |
| 1.4. Основные свойства S-элементов с объемной связью . . . . .                                  | 14        |
| <b>2. Нейристоры . . . . .</b>  | <b>15</b> |
| 2.1. Нейристоры — аналоги нервных головок . . . . .   | 15        |
| 2.2. Нейристоры на основе многослойных структур . . . . .                                       | 17        |
| 2.3. Нейристоры на основе S-диодов на компенсированных полупроводниках . . . . .                | 20        |
| 2.4. Нейристоры на основе германиевых S-диодов . . . . .  | 22        |
| 2.5. Зависимость нейристорного импульса от параметров внешней цепи . . . . .                    | 24        |
| 2.6. Нейристоры на основе кремниевых S-диодов . . . . .   | 25        |
| 2.7. Нейристоры на основе модуляционных транзисторов . . . . .                                  | 27        |
| 2.8. Нейристоры на однопереходных транзисторах . . . . .  | 33        |
| 2.9. Нейристоры на основе туннельных диодов . . . . .   | 34        |
| 2.10. Нейристоры на основе сверхпроводниковых приборов . . . . .                                | 34        |
| 2.11. «Квантовые» нейристоры — нейристоры на основе лазерно-активных сред . . . . .             | 35        |
| <b>3. Нейроконы и некоторые другие применения нейристоров . . . . .</b>                         | <b>36</b> |
| 3.1. Нейроконы . . . . .  | 36        |
| 3.2. Плоские телевизионные экраны . . . . .   | 38        |
| 3.3. Другие применения нейристоров . . . . .  | 38        |
| <b>4. Реализация элементарных логических операций на S-приборах . . . . .</b>                   | <b>39</b> |
| 4.1. Выбор оптимальной активной связи между S-элементами . . . . .                              | 39        |
| 4.2. Запрещающая связь . . . . .  | 41        |
| 4.3. Линия передачи . . . . .   | 43        |
| 4.4. Элементарные логические операции . . . . .   | 44        |
| <b>5. Функциональные логические модули на S-элементах . . . . .</b>                             | <b>46</b> |
| 5.1. Некоторые вопросы проектирования и изготовления интегральных схем на S-элементах . . . . . | 46        |
| 5.2. Модуль, реализующий функцию ИЛИ—НЕ . . . . .   | 48        |
| 5.3. Динамический сдвиговый регистр . . . . .   | 50        |
| 5.4. Динамические интегральные схемы . . . . .  | 53        |

|  |     |
|--|-----|
| <b>6. Большие интегральные схемы</b>   | 58  |
| 6.1. Универсальные модули  | 58  |
| 6.2. Основные особенности интегральных схем на S-элементах   | 61  |
| 6.3. Входные элементы БИС  | 62  |
| 6.4. Логические модули   | 64  |
| 6.5. Большие интегральные схемы  | 66  |
| <b>7. Особенности построения функциональных схем на S-элементах различного типа</b>  | 69  |
| 7.1. Функциональные схемы на однопереходных транзисторах   | 69  |
| 7.2. Интегральные схемы на модуляционных транзисторах  | 70  |
| 7.3. Интегральные схемы на основе $\mu-n-p-n$ -структур  | 75  |
| 7.4. Функциональные схемы с использованием эффекта шнурования тока   | 79  |
| <b>8. Принципы организации ЭВМ на S-элементах</b>  | 79  |
| 8.1. Перспективные области применения вычислительных устройств на S-элементах  | 79  |
| 8.2. Структурная схема вычислителя   | 80  |
| 8.3. Экспериментальное исследование ИС и арифметического узла вычислителя  | 82  |
| <b>9. Схемотехнические и технологические способности интегральных схем с объемной связью на основе биполярных транзисторов и приборов с зарядовой связью</b> | 84  |
| 9.1. Логические схемы с инжекционным питанием  | 84  |
| 9.2. Коллекторно-управляемые логические схемы  | 88  |
| 9.3. Приборы с зарядовой связью  | 89  |
| <b>10. Сравнение интегральных схем с активной связью на S-приборах с транзисторными интегральными схемами</b>  | 91  |
| 10.1. Основные параметры интегральных схем   | 91  |
| 10.2. Технологичность и процент выхода годных ИС   | 94  |
| 10.3. Надежность   | 97  |
| 10.4. Уровень интеграции   | 99  |
| Заключение   | 100 |
| Список литературы  | 102 |



ВИТАЛИЙ ИВАНОВИЧ СТАФЕЕВ  
КОНСТАНТИН ФЕДОРОВИЧ КОМАРОВСКИХ  
ГРИГОРИЙ ИВАНОВИЧ ФУРСИН

**Нейристорные и другие функциональные схемы  
с объемной связью**

Редактор *М. М. Лисина*

Художественный редактор *Н. А. Игнатьев*

Технический редактор *И. В. Орлова*

Корректор *О. И. Галанова*

ИБ № 445

---

|                        |                            |                        |
|------------------------|----------------------------|------------------------|
| Сдано в набор 10.04.80 | Подписано в печать 9.04.81 | Т-08325                |
| Формат 84×108 1/32     | Бумага книжно-журн. № 2    | Гарнитура литературная |
| Печать высокая         | Усл. печ. л. 5,88          | Уч.-изд. л. 6,61       |
| Тираж 10 000 экз.      | Изд. № 19538               | Зак. 1169              |
|                        |                            | Усл. к-отт. 6,09       |
|                        |                            | Цена 35 к.             |

---

Издательство «Радио и связь», Москва, Главпочтамт, а/я 693  
Типография издательства «Радио и связь»

35 к.

„РАДИО и СВЯЗЬ“